3d封裝的發(fā)展動(dòng)態(tài)與前景-閱讀頁
2025-07-14 10:16本頁面
【正文】 可編程非易失性存儲器， Media Card封裝，密度達(dá)64MB。IMEC、FraunhofeBerlin和富士通等公司聯(lián)合推出聚合物中芯片工藝，它不采用金絲球焊，而采用硅垂直互連的直接芯片/圓片堆疊，將芯片減薄后嵌入到薄膜或聚合物基中，見圖2。1～2μm，它限制了該技術(shù)的廣泛應(yīng)用；④圓片與圓片鍵合，可采用硅熔法、聚合物鍵合法、直接Cu－Cu法或Cu－Sn共晶鍵合法等。3 封裝堆疊[3]盡管芯片堆疊封裝在超薄的空間內(nèi)集成了更多的功能，甚至某個(gè)系統(tǒng)功能，但是在一些IC內(nèi)由于良品率的影響和缺乏KGD，使封裝IC必須進(jìn)行3D配制下的預(yù)測試。封裝堆疊的優(yōu)缺點(diǎn)及前景如表1所示。一是PiP（PackageinPackage Stacking），PiP是一種在BAP（Basic Assembly Package，基礎(chǔ)裝配封裝）上部堆疊經(jīng)過完全測試的內(nèi)部堆疊模塊（ISM，Inside Stacked Module），以形成單CSP解決方案的3D封裝。目前美國Amkor、新加坡STATS Chip PAC等IC封裝和測試廠商都能量產(chǎn)封裝堆疊。它是CSP封裝的最小實(shí)用間距。在回流焊中，當(dāng)焊劑掩模開口尺寸是CSP焊球間距的1/2時(shí)，支架高度經(jīng)封裝堆疊后的高度如表3最后一排所示。、。這兩種封裝的頂部表面沿著模成型區(qū)都有銅的焊盤，供頂部堆疊另一個(gè)封裝，見圖5的右側(cè)。4 智能堆疊2004年12月日本初創(chuàng)公司Zycube準(zhǔn)備采用一種智能堆疊（SmartStacking）技術(shù)創(chuàng)建3D電路，2005年下半年著手制造，2007年推出商用產(chǎn)品。基于Smartstack技術(shù)的IC采用KGD芯片或圓片，可以是任何Si芯片或化合物半導(dǎo)體芯片，包括處理器、存儲器、傳感器、模擬IC和RF芯片都可被堆疊，通過垂直填埋內(nèi)連實(shí)現(xiàn)電連接。3D封裝是手機(jī)等便攜式電子產(chǎn)品小型化和多功能化的必然產(chǎn)物，它將在該領(lǐng)域中大顯身
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1