3d封裝的發(fā)展動(dòng)態(tài)與前景(參考版)
2025-07-02 10:16本頁(yè)面
【正文】 6 / 6。目前全球主要IC廠商、大學(xué)、研究所和初創(chuàng)公司都在加緊研究3D集成技術(shù)、3D封裝技術(shù)，如RPI、恩霍夫－慕尼黑、日本ASET（超級(jí)電子技術(shù)協(xié)會(huì)）、日本東北大學(xué)、IBM、英飛凌、東芝、北卡羅納州微電子中心、MCNCRDI和Tezzaron等，他們著重研究圓片與圓片、芯片與圓片、芯片與芯片的堆疊、鍵合、通孔和互連等課題。這種智能堆疊技術(shù)將采用垂直通孔填埋工藝，以提高芯片間的連接數(shù)目，允許并行操作以改進(jìn)性能，這種方法可避免SoC大量?jī)?nèi)部連線(xiàn)、減小傳輸延遲和降低功耗，還可把Si芯片與化合物半導(dǎo)體芯片融合成單個(gè)器件。這兩種CSP封裝堆疊都已通過(guò)耐潮濕測(cè)試（MRT）和封裝可靠性測(cè)試。二是在襯底中央有一個(gè)空腔，芯片放置在空腔中，、。最近Amkor公司推出兩種新型CSP封裝堆疊，見(jiàn)圖5，一是與傳統(tǒng)塑封BGA相似，采用100μm厚的芯片和超低環(huán)氧線(xiàn)焊。在封裝堆疊中需采用回流焊工藝，一般底部封裝模蓋的厚度必須小于頂部堆疊封裝焊接球支架的高度，為了獲得盡可能大的支架高度，選擇CSP焊球間距的65％為實(shí)際焊球的直徑，見(jiàn)表3。如今CSP的封裝堆疊已研發(fā)出多種不同形式，如圖4所示。二是PoP（PockageonPackage Stacking），他是一種板安裝過(guò)程中的3D封裝，在其內(nèi)部，經(jīng)過(guò)完整測(cè)試的封裝如單芯片F(xiàn)BGA（窄節(jié)距網(wǎng)格焊球陣列）或堆疊芯片F(xiàn)BGA被堆疊到另外一片單芯片F(xiàn)BGA（典型的存儲(chǔ)器芯片）或堆疊芯片F(xiàn)BGA（典型的基帶或模擬芯片）的上部，這樣封裝堆疊能堆疊來(lái)自不同供應(yīng)商的混合集成電路技術(shù)的芯片，允許在堆疊之前進(jìn)行預(yù)燒和檢測(cè)。封裝堆疊又稱(chēng)封裝內(nèi)的封裝堆疊，它有兩種形式（見(jiàn)圖3）。為此，業(yè)界推出了在單一解決方案內(nèi)堆疊預(yù)測(cè)試的封裝，即封裝堆疊，它可作為無(wú)線(xiàn)應(yīng)用（如手機(jī)、PDA等）的一個(gè)備選方案。圓片與圓片堆疊技術(shù)適用于多芯片數(shù)的圓片；芯片與圓片堆疊技術(shù)適用于少芯片數(shù)的圓片，它要求先選
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1