3d封裝的發(fā)展動態(tài)與前景-展示頁
2025-07-08 10:16本頁面
【正文】 開發(fā)3D封裝的三條理由。然而事與愿違，ITRS曾三次（三個節(jié)點）延期向低k介質(zhì)層的切換?？捎?D封裝的短程垂直互連來替代2D封裝的長程互連；（3）銅互連、低k介質(zhì)層和CMP已成為當今CMOS技術(shù)中的一項標準工藝。2005年要求256Mb代碼存儲，1Gb數(shù)據(jù)存儲；2006年要求1Gb代碼存儲，2Gb數(shù)據(jù)存儲，于是誕生了芯片堆疊的封裝（SDP），如多芯片封裝（MCP）和堆疊芯片尺寸封裝（SCSP）等；[1]（2）在2D封裝中需要大量長程互連，導致電路RC延遲的增加。（1）手機是加速開發(fā)3D封裝的主動力，手機已從低端（通話和收發(fā)短消息）向高端（可拍照、電視、廣播、MP彩屏、和弦振聲、藍牙和游戲等）發(fā)展，并要求手機體積小，重量輕且功能多。SiP有多種定義和解釋，其中一說是多芯片堆疊的3D封裝內(nèi)系統(tǒng)集成（Systemin3D Package），在芯片的正方向上堆疊兩片以上互連的裸芯片的封裝，SIP是強調(diào)封裝內(nèi)包含了某種系統(tǒng)的功能。3D封裝的發(fā)展動態(tài)與前景1 為何要開發(fā)3D封裝 迄今為止，在IC芯片領(lǐng)域，SoC（系統(tǒng)級芯片）是最高級的芯片；在IC封裝領(lǐng)域，SiP（系統(tǒng)級封裝）是最高級的封裝。 SiP涵蓋SoC，SoC簡化SiP。3D封裝僅強調(diào)在芯片正方向上的多芯片堆疊，如今3D封裝已從芯片堆疊發(fā)展占封裝堆疊，擴大了3D封裝的內(nèi)涵。為此，高端手機用芯片必須具有強大的內(nèi)存容量。為了提高信號傳輸速度，必須降低RC延遲。隨著芯片特征尺寸步入納米尺度，對低k介質(zhì)層要求越來越高，希望采用純低k（k＜）介質(zhì)層。2003年底在Sematech聯(lián)盟主辦的一次研討會上，與會者認為，為改良IC互連面進行的低k材料研究有可能接近某種實際極限，未來應更多注重改進設(shè)計及制造低k介質(zhì)層的能力，這表明實施SoC的難度。從此，3D封裝如雨后春筍般地蓬勃發(fā)展。用于高端手機的高密度存儲器要求體積小、容量大，勢必
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1