【正文】 圖3－9控多諧振蕩電路CD401 CD4012的邏輯圖和實現(xiàn)的功能如下表3－1名稱 邏輯圖實現(xiàn)的功能CD40114二輸入與非門（1/4）所有這四組正邏輯反和閘皆可單獨使用之。當任一閘之間或兩輸入端電位低時，則輸出端之電位升高；兩輸入端同時電位高時，輸出端之電位降低。CD4012雙4輸入與非門（1/2）當任一閘之一或一個以上之輸入端電位低時，將使輸出端電位升高。如四個輸入端皆為高電平時，則輸出端之電位降低。表3－1 CD401 CD4012的邏輯圖如圖（3－3）所示搶答器由控制電路、顯示電路和聲音提示電路3部分組成。鎖存型D觸發(fā)器CD404與非門IC21CD4042等元器件組成搶答控制電路；Q1—QLED1~LED4等元器件組成顯示電路；與非門IC3CD4011等元器件組成聲音提示電路。J1A—J4A是搶答按鈕，J5A位按鈕。四位鎖存器D觸發(fā)器CD4042是整個電路的核心器件，當POL6腳接高電平時，D觸發(fā)器的輸出狀態(tài)由輸入時鐘脈沖的極性決定，即CP=1時，傳輸數(shù)據(jù)，CP=0時鎖存數(shù)據(jù)。當Q1—Q4沒有按下時，CD4042的個輸入端D1~D4經(jīng)過電阻R1~R4上拉為高電平，因此其輸出端Q1~Q4均輸出高電平，14輸出為低電平，Q1—Q4均截止，發(fā)光二極管LED1~LED4均不亮。此時與非門IC21CD4012輸出低電平，由U4A、U6A CD4011等元器件組成的門控多諧振蕩器處于停振狀態(tài)，提示音電路不工作。同時與非門U3ACD4042輸出低電平，使得U5A CD4011輸出高電平，即CP=1，D觸發(fā)器處于數(shù)據(jù)傳輸狀態(tài)。假如SA1被按下，此時D1=0，Q1=0，使得U2A4042輸出為高電平 ，U5A CD4011為低電平，即CP=0，D觸發(fā)器轉入鎖存狀態(tài)，再按下其他按鈕，電路不再響應。同時CD4042的1=1，VY1接通，LED1點亮，顯示第一路搶答。在按下S1A的同時，與非門U3A輸出高電平，門控多諧振蕩器起振，由Q5驅動揚聲器發(fā)出提示音。門控振蕩器的振蕩頻率由R1C1的參數(shù)決定，振蕩頻率約為800HZ。SA5是復位按鈕，按下J5A，可使與非門U5A CD4011的一個輸入端置零，其輸出變?yōu)楦唠娖剑碈P=1，電路又回到Q1~Q4=1，Q1~Q4=0的初始狀態(tài)，為下一輪搶答做好準備，其他3路的工作原理與之相同。 Multisim9的多路搶答器電路的仿真 圖311電源電路接線圖 圖312電源電路仿真結果仿真結果分析：當輸入220V / 50HZ的交流電壓經(jīng)過變壓整流 。結果如圖 312所示 總電路的仿真及分析圖313系統(tǒng)電路仿真結果結果分析：當在主持人將開關S5A清零宣布搶答開始命令后，S1A、S2A、S3A先后將開關閉合后后，LED1亮，說明CD4042將1組的信號鎖存 ，LED1亮，揚聲器發(fā)出聲響，主持人判別出第一組搶答成功，其他組的顯示不亮，沒有搶答成功（如圖313）所示。從以上結論可以看出本電路的設計符合設計要求。總結畢業(yè)設計是在教學過程的最后階段采用的一種總結性的實踐教學環(huán)節(jié)。通過畢業(yè)設計總結，能使我們綜合應用所學的各種理論知識和技能，進行全面、系統(tǒng)、嚴格的技術及基本能力的訓練?？茖W技術的突飛猛進，帶來了第四次科技革命，知識更新速度加快，周期變短，科技和經(jīng)濟結合得更緊密，隨著產(chǎn)業(yè)結構的變化，需要體力和簡單技能崗位和數(shù)量逐漸下降，而需要更高知識、智能的崗位數(shù)量將會增加。此次設計經(jīng)過了以下幾個階段： ⑴熟悉課題：設計任務下達后，首先了解課題的名稱、課題來源、課題范圍、提供的原始數(shù)據(jù)、要求達到的技術指標。⑵收集資料：圍繞課題，收集有關資料，調(diào)查有關文獻及技術參數(shù)，收集有關數(shù)據(jù)，并對有關資料和數(shù)據(jù)進行歸納分析。 ⑶可行性分析：在熟悉課題和收集了足夠的資料和數(shù)據(jù)的基礎上，對課題進行可行性分析，得出幾個初步方案，經(jīng)過反復比較、論證，最后得出一個可行方案。 ２、系統(tǒng)設計階段 ⑴劃分模塊，繪出控制結構圖，寫出分析說明書。從可行性方案中所提供的資料和數(shù)據(jù)出發(fā)，把系統(tǒng)分為若干個模塊，形成一個多層次的結構。把控制結構圖、整個系統(tǒng)及每個模塊的功能都加以說明。 ⑵確定系統(tǒng)的輸入、輸出的方式和內(nèi)容。 ３、系統(tǒng)實施階段 當課題程序初步設計完成后，應進行上機實驗調(diào)試，在實驗過程中逐步修改、完善系統(tǒng)功能，以期達到最佳效果。 這次設計培養(yǎng)了我運用所學理論知識和技能，分析解決計算機應用實際問題能力。 以及掌握設計計算機課題的思想和方法，樹立嚴肅認真工作作風和調(diào)查研究、查閱技術文獻、資料、手冊及編寫技術文獻的能力。 同時在生產(chǎn)實踐中所涉及的一些實踐問題，又促使我?guī)е蓡柗e極地探索。進行畢業(yè)設計從知識技能的準備到心理的充分認識都具備了較好的基礎。感謝語本課題在選題及研究過程中得到孫老師的悉心指導。孫浩軍老師多次詢問設計進程，并為我指點迷津，幫助我開拓設計思路，精心點撥、熱忱鼓勵。孫老師一絲不茍的作風，嚴謹求實的態(tài)度，踏踏實實的精神，不僅授我以文，而且教我做人，雖歷時三載，卻給以終生受益無窮之道。對孫老師的感激之情是無法用言語表達的。感謝這三年來執(zhí)導過的所有老師對我的教育培養(yǎng)。他們細心指導我的學習與研究，在此，我要向諸位老師深深地鞠上一躬。學校及老師為我提供了良好的研究條件，謹向各位表示誠摯的敬意和謝忱。感謝我的同學三年來對我學習、生活的關心和幫助。參考文獻——哈爾擯工程大學出版社 2001年9月第一版——人民郵電出版社 2006年1月第一版3. Mutisim 8電路設計及仿真應用——清華大學出版社4. Mutisim 2001電路設計及仿真入門與應用（EDA 叢書）——電子工業(yè)出版社——化學工業(yè)出版社 付家才主編 2003年9月第一版——電子電路分析——人民郵電出版社 肖景和 趙健 編著 2006年1月第一版附錄 CD4042(四鎖存D型觸發(fā)器)（與非門CD4042） 該元件含有四組具有共同單位（a mon levelcontrolled storagemand input ）控制儲存指揮輸入之開鎖?？刂茦O性是可予選擇的。 如POL輸入為低電平電位及STORE輸入亦為低電平,送至D輸入之數(shù)據(jù)將在其個別真的及互補的輸出端出現(xiàn)當STORE輸入電位升高,在此輸入之數(shù)據(jù)于正過度時即儲存于內(nèi)部并以真值形式出現(xiàn)Q輸出端及其互補出現(xiàn)于 Q輸出端 注意輸出跟隨輸入,在一個儲存控制狀態(tài)里。此元件不是一真的邊緣定時元件,以及級不可能串連。.傳播延遲時間，在10伏時是75 秒及在5毫伏時是150秒。在1MHz儲存率之電流。 CD4011(四2輸入端與非門) （與非門CD4011）所有這四組正邏輯反和閘皆可單獨使用之。當任一閘之間或兩輸入端電位低時，則輸出端之電位升高；兩輸入端同時電位高時，輸出端之電位降低。傳輸延遲在10伏時是25 秒及在5伏時60秒。在1MHz 。(雙4輸入端與非門)（與非門CD4012）兩組正邏輯和閘皆可單獨使用之。當任一閘之一或一個以上之輸入端電位低時，將使輸出端電位升高。如四個輸入端皆為高電平時，則輸出端之電位降低。A系列元件會產(chǎn)生極壞之一面倒的反應?？墒褂肂系列元件，但非臨界之應用。傳達延遲在10伏為25秒及在5伏時為60秒。在1MHz 。序號器件名稱數(shù)量備注1開關按鈕52電阻163電源14變壓器15發(fā)光二極管46CD4011212V/四2輸入與非門7CD4042112V/ 4D觸發(fā)器8CD4012212V/雙4輸入與非門9揚聲器110三極管52N171111電容電解電容12整流二極管41B4B4213三端集成穩(wěn)壓器17812 PROTEL原理圖 PCB印制電板圖 基于Ultiboard的