【導(dǎo)讀】種常用的標(biāo)準(zhǔn)接口，由于其使用簡單方便且節(jié)省系統(tǒng)資源，很多芯片都支持該接口，理器和數(shù)字信號解碼器之間等等。信雙方的時序要求不嚴(yán)格不同設(shè)備之間可以很容易結(jié)合，而且通信速度非?？?。般用在產(chǎn)品內(nèi)部元件之間的高速數(shù)據(jù)通信上面，如大容量存儲器等。SPI接口的擴展有硬件和軟件兩種方法,軟件模擬SPI接口方法雖然簡單方便,要求，所以采用硬件的方法實現(xiàn)最為切實可行。這使得與SPI有關(guān)的軟件就相當(dāng)。簡單，使CPU有更多的時間處理其他事務(wù)。當(dāng)前，基于主從處理器結(jié)構(gòu)的系統(tǒng)。發(fā)展出來的，它克服了專用ASIC不夠靈活的缺點。與其他中小規(guī)模集成電路相比，對電路的修改和維護很方便。目前，F(xiàn)PGA的容量已經(jīng)跨過了百萬門級，使得FPGA. 在這種架構(gòu)下，應(yīng)用FPGA來構(gòu)建SPI. 熟悉通信及通信接口相關(guān)方面的知識，學(xué)習(xí)并掌握SPI通信接口的結(jié)構(gòu)，F(xiàn)PGA成為解決系統(tǒng)級設(shè)計的重要選擇方案之一。該數(shù)據(jù)根據(jù)SPI協(xié)議送給從機。3）狀態(tài)機容易構(gòu)成性能良好的同步時序邏輯模塊。

　　

【正文】 去。以前的留在腦中的疑問，那些初始化驅(qū)動程序便迎刃而解。同時在本次設(shè)計，也領(lǐng)略到一些設(shè)計方面的步驟。即應(yīng)該先了解哪些方面，再進(jìn)行哪些方面的理解，再進(jìn)行哪些方面的分析，再進(jìn)行哪些方面的重點理解。在編寫特定模塊時，可以先看廠家所規(guī)定的定義來實現(xiàn)所需設(shè)計的系統(tǒng)。 總之，通過本次 FPGA 設(shè)計，為今后的學(xué)習(xí)工作 打下了一個很好的基礎(chǔ)，為今后積累了非常寶貴的經(jīng)驗。 武漢理工大學(xué)學(xué)士學(xué)位論文 致謝 在我學(xué)士論文完成之際，謹(jǐn)向我攻讀學(xué)士學(xué)位的過程中曾經(jīng)教育過我的老師，關(guān)心過我的親人，關(guān)心過我的朋友，和所有幫助過我的人們致以最崇高的敬意和深深的感謝！ 衷心感謝我的指導(dǎo)老師陳適老師。他豐富的知識和淵博的學(xué)識是我設(shè)計時所有理論知識的源泉，他為我的畢業(yè)設(shè)計進(jìn)行了詳細(xì)的講解，為我提出的問題進(jìn)行了耐心的解答，并指導(dǎo)我如何入手項目和查找資料，為我提供正確的導(dǎo)向。除此之外，他還為我的畢業(yè)設(shè)計提供了優(yōu)越的環(huán)境以及畢業(yè)設(shè)計所需的硬件開發(fā)板，通過在開發(fā)板上進(jìn)行調(diào)試和 驗證，我很快的理解和掌握了調(diào)試工具。 衷心感謝同一小組的進(jìn)行畢業(yè)設(shè)計的同學(xué)們，在設(shè)計進(jìn)行和測試的時候給我的無私的幫助和支持，通過與他們的交流，我不僅了解了關(guān)于調(diào)試方面的知識，還熟悉了誤碼儀各個部分的工作，使我能夠在較短的時間內(nèi)學(xué)到更多的東西，能夠?qū)?FPGA的調(diào)試與誤碼儀聯(lián)系起來。 衷心感謝陳適老師的學(xué)生，在我剛?cè)胧值臅r候通過他們的報告來逐漸熟悉此項目，在后面的學(xué)習(xí)過程中，他們也給予了很多軟件方面的幫助，對我提出的問題也很耐心的回答，在這里表示感謝。 感謝武漢理工大學(xué)的所有領(lǐng)導(dǎo)，老師和為我們學(xué)習(xí)生活環(huán)境創(chuàng)造一 切的人們，正是你們的辛勤工作，才把我培育成了一名合格的大學(xué)生。 再次衷心感謝我的導(dǎo)師 陳適 老師！武漢理工大學(xué)學(xué)士學(xué)位論文 參考文獻(xiàn) [1] 樊昌信，徐炳祥，吳成柯等 .通信原理（第 5版） [M]. 北京：國防工業(yè)出版社， 2020. [2] 薛小剛，葛毅敏 .Xilinx ISE 9 X FPGA/CPLD 設(shè)計指南 [M].北京：人民郵電出版社，2020. [3] 夏宇聞 .Verilog 數(shù)字系統(tǒng)教程（第 2版） [M].北京航天航空大學(xué)出版社 .2020. [4] SPI Block Guide . Original Release Date: 21 JAN 2020Revised: 04 FEB 2020. Motorola, Inc. [5] Xilinx . chipscope pro software and cores user guide. ， 2020. [6] 陳小忠 . JTAG 邊界掃描技術(shù)的研究 . 西安郵電學(xué)院， 2020. [7] 黃志強，潘天保，俞一鳴等 . Xilix 可編程邏輯器件的應(yīng)用與設(shè)計 [M]. 北京：人民郵電 出版社， 2020. [8] 朱明程，董爾令 . 可編程邏輯器件原理及應(yīng)用 [M]. 西安：西安電子科技大學(xué)出版社，2020. [9] Xilinx. RocketIO Tranceiver User Guide. ， 2020. [10] 孫航 . Xilinx 可編程邏輯器件的高級應(yīng)用與設(shè)計技巧 [M]. 北京 :電子工業(yè)出版社，2020. [11] 黃智偉，王彥，陳瓊 . FPGA 系統(tǒng)設(shè)計與實踐 [M]. 北京 :電 子工業(yè)出版社， 2020. [12] 段吉海，黃智偉 . 基于 CPLD/FPGA 的數(shù)字系統(tǒng)建模與設(shè)計 [M]. 北京：電子工業(yè)出版社， 2020. [13] 劉明章 . 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 [M]. 北京：國防工業(yè)出版社， 2020. [14] 徐欣，于紅旗，易凡，盧啟中等 . 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 [M]. 北京：機械工業(yè)出版社， 2020. [15] 王冠，黃熙，王鷹等 . Verilog HDL 與數(shù)字電路設(shè)計 [M].北京：機械工業(yè)出版社， 2020. [16] Lee Hansen and Brent Przybus. Debug your design with the chipscope pro system.[J]. Xcell Journal， 2020. [17] Xilinx. VirtexII Pro and VirtexII Pro X Platform FPGAs: Complete Data Sheet. , 2020. [18] 徐洋等 .基于 Verilog HDL 的 FPGA 設(shè)計與工程應(yīng)用 .人民郵電出版社 .2020 [19] 串行接口 SPI 接口應(yīng)用設(shè)計 . 作者：馬潮老師： armok / 20200117/ [20] 串行外圍接口 .作者：顧衛(wèi)剛老師 . [21] 基與 FPGA 的 SPI 端口設(shè)計 . 梁東鶯 . 深圳信息職業(yè)技術(shù)學(xué)院信息中心，廣東，深圳518029 武漢理工大學(xué)學(xué)士學(xué)位論文 附錄 1 SPI 設(shè)計程序如下： module simple_spi_top( input wire clk_i, //時鐘 input wire rst_i, //異步復(fù)位 input wire [1:0] adr_i, // 地址 input wire [7:0] dat_i, // 數(shù)據(jù)輸入 input wire we_i, output reg [7:0] dat_o, // 數(shù)據(jù)輸出 output wire inta_o, // i 中斷輸出 output reg sck_o, // 串行時鐘輸出 output wire mosi_o, // input wire miso_i , // output reg cs_o )。 reg [7:0] spcr。 // 控制寄存器 reg [7:0] sper。 // 擴展寄存器 reg [7:0] treg。 // 傳輸 /接收寄存器 reg [1:0] state。 reg [7:0] bt。 //***********輸入數(shù)據(jù)給控制寄存器和狀態(tài)寄存器 ************* always @(posedge clk_i or negedge rst_i) if (~rst_i) begin spcr = 839。h10。 sper = 839。h00。 end else if (we_i) begin if (adr_i == 239。b00) spcr = dat_i。 if (adr_i == 239。b11) sper = dat_i。 武漢理工大學(xué)學(xué)士學(xué)位論文 end //***************設(shè)置控制寄存器 ************************* wire spie = spcr[7]。 // 中斷使能，該位為 1 允許 SPI 中斷 wire spe = spcr[6]。 // SPI 系統(tǒng)允許位。該位為 1 打開 SPI 系統(tǒng)，為 0 關(guān)閉 SPI 系統(tǒng)。 wire msb = spcr[5]。 // 口 D 線或方式選擇位。該位為 1 使口 D 輸出選擇為漏極開路驅(qū)動器，為 0 則是推挽式輸出。 wire mstr = spcr[4]。 // 該位為 1， SPI 設(shè)為主設(shè)備；該位為 0， SPI 設(shè)為從設(shè)備 wire cpol = spcr[3]。 // 時鐘極性 wire cpha = spcr[2]。 // 始終相位 wire [1:0] spr = spcr[1:0]。 // 速率控制 // *************設(shè)置擴展寄存器 ***************************** wire [1:0] spre = sper[1:0]。 // 擴展時鐘速率控制選擇 wire [3:0] espr = {spre, spr}。 //速率控制 reg spi_i。 //SPI 傳輸一個八位數(shù)據(jù)完成標(biāo)志 assign inta_o = spi_iamp。spie。 //生成中斷信號 // *********產(chǎn)生時鐘分頻，及完成速率控制 ******************** reg [11:0] clkt。 always @(posedge clk_i) if(spe amp。 (|clkt amp。 |state)) clkt = clkt 1139。h1。 else case (espr) //速率選擇 439。b0000: clkt = 1239。h0。 // 2 439。b0001: clkt = 1239。h1。 // 4 439。b0010: clkt = 1239。h3。 // 16 439。b0011: clkt = 1239。hf。 // 32 439。b0100: clkt = 1239。h1f。 // 8 439。b0101: clkt = 1239。h7。 // 64 439。b0110: clkt = 1239。h3f。 // 128 439。b0111: clkt = 1239。h7f。 // 256 439。b1000: clkt = 1239。hff。 // 512 439。b1001: clkt = 1239。h1ff。 // 1024 439。b1010: clkt = 1239。h3ff。 // 2048 439。b1011: clkt = 1239。h7ff。 // 4096 武漢理工大學(xué)學(xué)士學(xué)位論文 endcase wire ena = ~|clkt。 // 生成時鐘允許信號，及在此時 clkt 產(chǎn)生使能信號完成信號傳輸 //************** 傳輸數(shù)據(jù)的狀態(tài)機 **************************** always @(posedge clk_i) if (~spe) begin state = 239。b00。 // 空閑狀 態(tài) bt = 339。h0。 treg = 839。h00。 sck_o = 139。b0。 spi_i=0。 end else if(adr_i==239。b10amp。!spi_iamp。we_iamp。rst_i) begin case (state) //傳輸狀態(tài)機 239。b00: // 空閑狀態(tài) begin sck_o = cpol。 // 設(shè)置 sck 極性 state = 239。b01。 bt = 339。h7。 if (cpha) sck_o = ~sck_o。 //設(shè)置相位 end 239。b01: if (ena) //ena 由 clkt 決定， clkt 為 0 時執(zhí)行，及達(dá)到分頻的效果 begin sck_o = ~sck_o。 treg= dat_i。 state= 239。b10。 cs_o= 139。b1。 end 239。b10: if (ena) begin sck_o = ~sck_o。 武漢理工大學(xué)學(xué)士學(xué)位論文 state = 239。b11。 end 239。b11