【正文】 pos_temp = pos_value。 when 001110 = read UVW singal pos_temp(2 downto 0) = uvw_value。 pos_temp(31 downto 3) = ( others = 39。039。)。 when others = pos_temp = ( others = 39。039。)。 end CASE。 if (count=001011) then pr_state=state4。 else pr_state=state3。 end if。 when state4 = state4:發(fā)送起始位及錯(cuò)誤信息位 get_pos=39。039。 if (count=001100) then data_temp=39。139。 elsif (count=001101) then data_temp=39。039。 elsif (count=001110) then data_temp=39。039。 pr_state=state5。 end if。 when state5 = state5:發(fā)送位置值 data_temp = pos_temp(0)。 ex = CRC(4) xor pos_temp (0)。 CRC(4) = CRC(3)。 CRC(3) = CRC(2) xor ex。 CRC(2) = CRC(1)。 CRC(1) = CRC(0) xor ex。 CRC(0) = ex。 pos_temp = (39。039。 amp。 pos_temp( 31 downto 1))。 if (count=101110) then pr_state=state6。 else pr_state=state5。 end if。 when state6 = state6:發(fā)送CRC data_temp = CRC(4)。 CRC = ( CRC( 3 downto 0) amp。 39。039。)。 if (count=110100) then data_temp=39。139。 pr_state=state0。Timer_en=39。139。 count=(others=39。039。)。 else pr_state=state6。 end if。 end CASE。重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 5 實(shí)驗(yàn)結(jié)果5 實(shí)驗(yàn)結(jié)果 裝置實(shí)物圖 裝置實(shí)物如下圖，從正面看左端接口為DB25，它與編碼器相連，接收編碼器的輸出信號(hào)；右端接口為DB15，它與伺服控制板相連，按Endat協(xié)議輸出編碼器的位置值；正中間的芯片為EP2C5T144C8N。 省線式編碼器串行總線接口裝置實(shí)物圖正面反面 測(cè)試結(jié)果在對(duì)省線式編碼器串行總線接口裝置的整個(gè)硬件焊接、軟件編程與仿真調(diào)試完畢之后，將裝置連接到華大伺服電機(jī)編碼器接口上進(jìn)行測(cè)試實(shí)驗(yàn)。實(shí)驗(yàn)平臺(tái)主要包括華大80ST的伺服電機(jī)、省線式編碼器串行總線接口裝置、Tektronix公司DPO3032數(shù)字示波器以及JTAG仿真器和電源組成。具體的測(cè)試過程如下：首先通過示波器觀測(cè)能否接收到編碼器輸出的信號(hào)，然后通過Signal Tap II邏輯分析儀對(duì)FPGA芯片進(jìn)行測(cè)試，觀測(cè)能否正確讀取UVW信號(hào)和對(duì)ABZ信號(hào)正確計(jì)數(shù)，以及Endat數(shù)據(jù)發(fā)送是否正確。 編碼器接口裝置實(shí)驗(yàn)平臺(tái)調(diào)試過程主要是通過SignalTap Ⅱ邏輯分析儀來完成的。Quartus Ⅱ軟件中的SignalTap Ⅱ邏輯分析儀允許設(shè)計(jì)者在設(shè)計(jì)中用探針的方式探查內(nèi)部信號(hào)狀態(tài)，幫助設(shè)計(jì)者調(diào)試FPGA設(shè)計(jì)。SignalTap Ⅱ工作原理是通過JTAG接口、USB BLASTER仿真器，把所需觀察的FPGA的引腳、信號(hào)的值傳到電腦上，實(shí)現(xiàn)FPGA的在線調(diào)試。嵌入式邏輯分析儀Signal Tap II在對(duì)系統(tǒng)硬件模塊進(jìn)行監(jiān)測(cè)時(shí)，是將測(cè)得的樣本數(shù)據(jù)暫存于目標(biāo)器件的RAM中，然后通過器件的JTAG端口和Byte Blaster II下載線一起將樣本數(shù)據(jù)信息傳出并送入計(jì)算機(jī)進(jìn)行數(shù)據(jù)分析。Signal Tap II允許對(duì)設(shè)計(jì)中所有層次模塊的信號(hào)進(jìn)行監(jiān)測(cè)，可以使用多時(shí)鐘驅(qū)動(dòng)，還能通過設(shè)置用以確定前后觸發(fā)信號(hào)信息的比例，使用非常方便。[16]，當(dāng)手轉(zhuǎn)動(dòng)電機(jī)時(shí)，將示波器兩個(gè)通道的探針分別接到DB25的AB信號(hào)接口上。由此圖可知，實(shí)驗(yàn)裝置能順利讀到編碼器的信號(hào)，并且AB信號(hào)相位相差90度，即相位也正確。 讀取UVW信號(hào) 編碼器輸出的AB信號(hào) Tap II邏輯分析儀測(cè)試UVW信號(hào)的讀取。由圖可知，UVW信號(hào)持續(xù)約20ms，在UVW信號(hào)的中間位置，UVW讀取使能信號(hào)有效，在此位置讀到的UVW信號(hào)比較穩(wěn)定，不易受到干擾。在輸出UVW信號(hào)以后，ABZ計(jì)數(shù)使能信號(hào)有效，計(jì)數(shù)模塊開始工作。因此上電控制模塊達(dá)到設(shè)計(jì)要求并能準(zhǔn)確讀到UVW信號(hào)。 對(duì)ABZ信號(hào)計(jì)數(shù) Tap II對(duì)ABZ計(jì)數(shù)的測(cè)試。由圖可知，當(dāng)A信號(hào)的一個(gè)下降沿到來時(shí)，單圈計(jì)數(shù)值加1；當(dāng)Z信號(hào)的一個(gè)上升沿到來時(shí)，多圈計(jì)數(shù)值加1，并將單圈計(jì)數(shù)值清零。因此，該模塊符合設(shè)計(jì)要求。 。為了便于觀察，將位置值設(shè)置為一個(gè)隨機(jī)數(shù)“11110000111100001111000011110011”，由圖可知，發(fā)送完起始位和錯(cuò)誤信息位后發(fā)送32位的位置值，發(fā)送順序是從LSB到MSB，最后發(fā)送的是5位CRC校驗(yàn)碼。符合設(shè)計(jì)意圖。 發(fā)送數(shù)據(jù)通過以上測(cè)試可知，該裝置達(dá)到了設(shè)計(jì)目的。重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 6 總結(jié)與研究展望6 總結(jié)與研究展望 全文總結(jié)現(xiàn)代高精度數(shù)控機(jī)床等機(jī)電一體化產(chǎn)品，對(duì)交流伺服系統(tǒng)的精度要求越來越高。高性能伺服電機(jī)、控制器、變流器及高性能位置傳感器等都是伺服控制中不可缺少的組成部分，特別是高響應(yīng)能力、高精度的傳感器是伺服系統(tǒng)的關(guān)鍵技術(shù)。高精度的伺服控制系統(tǒng)必需有高精度的位置傳感器，以光柵莫爾條紋技術(shù)為基礎(chǔ)的光電編碼器在伺服系統(tǒng)上得到了廣泛應(yīng)用。本文的研究工作就是針對(duì)數(shù)控機(jī)床高速高精加工這一特定領(lǐng)域，設(shè)計(jì)了省線式編碼器與數(shù)控伺服控制系統(tǒng)之間的串行總線接口。本文主要完成以下工作：①梳理了數(shù)控系統(tǒng)和交流伺服系統(tǒng)的基本知識(shí)，總結(jié)了數(shù)控系統(tǒng)和交流伺服系統(tǒng)的研究現(xiàn)狀和發(fā)展趨勢(shì)。②重點(diǎn)研究了是伺服系統(tǒng)位置反饋信號(hào)的處理。高精度的伺服控制系統(tǒng)必需有高精度的位置傳感器。介紹了光電編碼器的原理及兩種主要編碼器：增量式編碼器和絕對(duì)式編碼器的結(jié)構(gòu)原理以及省線式編碼器的特點(diǎn)。還介紹了編碼器的細(xì)分技術(shù)和接口協(xié)議。③采用模塊化地設(shè)計(jì)方法設(shè)計(jì)了省線式編碼器串行總線硬件和軟件系統(tǒng)。使用Altium Desinger軟件繪制硬件電路原理圖和PCB板。軟件設(shè)計(jì)上采用VHDL硬件描述和原理圖進(jìn)行模塊化程序設(shè)計(jì)。通過Quartus II自動(dòng)仿真軟件對(duì)各個(gè)程序模塊進(jìn)行調(diào)試和仿真，最終將模塊聯(lián)合整體上仿真。④對(duì)省線式編碼器串行總線接口裝置進(jìn)行電路板焊接后，利用示波器和SignalTap Ⅱ進(jìn)行了細(xì)致的調(diào)試工作并記錄了相關(guān)調(diào)試結(jié)果。 研究展望本課題達(dá)到了預(yù)期的目的。然而，本研究?jī)H局限在實(shí)驗(yàn)室的范圍內(nèi)，要應(yīng)用到實(shí)際之中仍有許多不足，特別是軟件的性能還不是很穩(wěn)定。在課題研究過程中，出于本裝置僅作為實(shí)驗(yàn)裝置的考慮，設(shè)計(jì)過程拋棄了一些性能更好但較為復(fù)雜的實(shí)現(xiàn)方法，而改用簡(jiǎn)單的方法來對(duì)裝置進(jìn)行設(shè)計(jì)。因此，對(duì)本課題的進(jìn)一步研究還有著很大的空間。例如，采用其他細(xì)分方法和更高速的處理芯片。本文研究的省線式編碼器串行總線接口裝置要完全實(shí)現(xiàn)產(chǎn)業(yè)化還有大量的、細(xì)致的工作要做，如電路的優(yōu)化、軟件的優(yōu)化以及一些不可預(yù)見的新問題，這些都需要作進(jìn)一步深入的研究。盡管本人已經(jīng)盡了很大的努力，但由于本人能力有限以及實(shí)驗(yàn)條件和設(shè)備的限制，本課題還存在問題值得深入研究：①進(jìn)一步完善實(shí)驗(yàn)條件，通過在整個(gè)永磁交流伺服系統(tǒng)中使用省線式編碼器接口裝置進(jìn)行位置和速度反饋的閉環(huán)控制，投入實(shí)際加工中進(jìn)行多次驗(yàn)證。②對(duì)軟件進(jìn)行進(jìn)一步的完善，使整個(gè)總線時(shí)序更加準(zhǔn)確和可靠，提高該裝置的穩(wěn)定性。③采用其他更好的細(xì)分方法，進(jìn)一步提高編碼器細(xì)分倍數(shù)，從而提高伺服電機(jī)的位置控制精度。重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 參考文獻(xiàn)參考文獻(xiàn)[1] 郭前崗,2004[2] 秦憶,1995[3] ,1997[4] ,2006[5] ,2005[6] 李斌，,2010[7] 黃俊,:機(jī)械工業(yè)出版社,[8] ,[9] ．[10] EnDat – Bidirectional Interface for Position Encoders.[11] Altera. Cyclone II Device Handbook. USA : Altera [12] 潘松,2001[13] 劉遜．機(jī)床用光柵測(cè)量技術(shù)的最新發(fā)展．海德漢（天津）光學(xué)電子有限公司.[14] National Semiconductor．DM74153 Dual 4Line to 1Line．USA：National Semiconductor Corporation，1999[15] synchronous motors Configuration Manual[16] FPGA/CPLD設(shè)計(jì)（基礎(chǔ)篇），[17] Texas LowVoltage HighSpeed Quadruple Differential Line Reveiver. USA: Texas Instruments [18] 阮毅,，[19] [20] [21] BurrBrown．General Purpose FETINPUT PERATIONAL AMPLIFIERS．USA：BurrBrown Corporation，1995.[22] National Semiconductor．High Speed Dual Comparator．USA：National Semiconductor Corporation，1999[23] Texas OCTAL BUFFERS/DRIVERS WITH 3STATE OUTPUTS. USA: Texas Instruments [24] ,重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 致謝致謝在本文的完成之際，首先要感謝我的導(dǎo)師嚴(yán)興春老師和唐小琦老師，正是由于老師的支持與鼓勵(lì)，我才能順利完成我的畢業(yè)設(shè)計(jì)。從尊敬的導(dǎo)師身上，我不僅學(xué)到了專業(yè)知識(shí)，也學(xué)到了許多做人的道理。導(dǎo)師淵博的知識(shí)、嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度、理論與實(shí)際緊密聯(lián)系的工作作風(fēng)以及奮發(fā)圖強(qiáng)的進(jìn)取精神，將使我終生受益。在此我要向我的導(dǎo)師致以最衷心的感謝和深深的敬意。其次要感謝宋寶老師、馬澤龍師兄和楊義勇師兄在課題的實(shí)驗(yàn)方案以及硬件、軟件的設(shè)計(jì)中給予的寶貴意見；感謝實(shí)驗(yàn)室的師兄在平時(shí)給予了無私的幫助和支持。我還要感謝學(xué)院和系里各位領(lǐng)導(dǎo)、老師和同學(xué)們的支持，在四年的學(xué)習(xí)和生活中還得到了他們的熱情關(guān)心和幫助，在此表示衷心的感謝。最后還要感謝我的長(zhǎng)輩、兄弟姐妹，是他們的支持使我得以順利完成學(xué)業(yè)。衷心地感謝在百忙之中評(píng)閱論文和參加答辯的各位專家、教授！由于本人能力時(shí)間有限，文中的不足之處在所難免，懇請(qǐng)各位老師批評(píng)指正。