【正文】 是C8051F單片機(jī)與SPI接口之間通信的軟件設(shè)計(jì)，在這一部分中，主要是對SPI接口中數(shù)據(jù)傳送完成位的檢測和對FPGA中各寄存器的讀寫操作。第二部分是SPI接口功能的Verilog語言軟件設(shè)計(jì)，在這一部分中采用層次化設(shè)計(jì)的方法。頂層中包括兩大模塊，即微控制器接口模塊和SPI接口模塊，在微控制器接口模塊中建立了接口中各寄存器的地址和構(gòu)造了各寄存器，在SPI接口控制模塊中又包括SPI控制模塊、SPI邏輯模塊、SPI移位接收模塊和SPI移位發(fā)送模塊等。圖36 SPI接口模塊應(yīng)用示意圖第四章 電路設(shè)計(jì)及分析167。 電源模塊設(shè)計(jì)在本設(shè)計(jì)中。Actel ，I/。LED的邏輯電壓為5V，驅(qū)動(dòng)電壓－24V。、采用1653負(fù)壓芯片為LED提供驅(qū)動(dòng)負(fù)壓（前面說是正電壓）?？紤]到317穩(wěn)壓芯片的功耗和輸入輸出壓差的要求，決定使用12V外部直流輸入作為整個(gè)系統(tǒng)的供電電源。~37V的范圍內(nèi)調(diào)節(jié)。圖41 5V供電系統(tǒng)，在圖41中穩(wěn)壓器輸出U=*(R9/R8+1)，通過設(shè)置R9和R8的電阻值即可實(shí)現(xiàn)輸出電壓的調(diào)節(jié)，需要注意的是LM317有最低負(fù)載電流要求，一般要求Iout~5mA，即要求Vout/(R8+R9)~5mA。圖42 圖43 LED負(fù)壓驅(qū)動(dòng)167。單片機(jī)與FPGA以總線方式通信，即將FPGA掛接在單片機(jī)外部擴(kuò)展總線上，F(xiàn)PGA占用單片機(jī)的外部RAM的地址空間，屬于單片機(jī)的從設(shè)備。單片機(jī)僅通過二十根I/O線在FPGA與單片機(jī)之間進(jìn)行通信和控制信息交換。單片機(jī)端總線I/O分配如圖44所示。圖44 單片機(jī)端總線I/O分配FPGA內(nèi)部是硬件邏輯，總線分配I/O很隨意，考慮到FPGA的某些功能固定管腳分配和PCB布線時(shí)難易程度，F(xiàn)PGA的I/O分配如圖45所示。圖45 單片機(jī)與FPGA接口電路其它電路設(shè)計(jì)請參見附錄－電路原理圖 167。在高速數(shù)字電路中，電磁干擾是一個(gè)不容忽視的問題。輻射干擾一般是通過電磁感應(yīng)的形式在空間進(jìn)行傳播的，圖46 是測試電子設(shè)備產(chǎn)生輻射干擾的基本方法，或表示電子設(shè)備產(chǎn)生的干擾信號通過電磁感應(yīng)向空中輻射的原理。圖46 中，電子設(shè)備表示干擾信號源，V1 表示測量儀表，C1 表示電子設(shè)備對大地的電容，C2 表示電子設(shè)備與天線偶合的電容，即：電子設(shè)備通過電場對天線產(chǎn)生感應(yīng)，這里的天線也可以看成是被干擾的設(shè)備。圖11 的測試方法就是測試電子設(shè)備周圍規(guī)定距離某處的電磁場強(qiáng)度，由于干擾信號一般都是一個(gè)頻率成份非常豐富的非正弦波，因此，無法對它進(jìn)行直接測量，只能對它其中某一個(gè)頻率信號單獨(dú)進(jìn)行測量。圖46 輻射干擾模型電子設(shè)備與天線感應(yīng)產(chǎn)生的電流是位移電流，一般頻率很高的位移電流在電路中每處的電流方向以及電流大小和電壓幅度都是不一樣的，我們無法對它直接進(jìn)行測量，因此，在進(jìn)行信號測量的時(shí)候一般都使用諧振天線，使天線諧振回路對某個(gè)頻率的干擾交流信號產(chǎn)生諧振，然后再檢測諧振信號的電壓幅度。在測試過程中，天線需要經(jīng)常進(jìn)行調(diào)諧，調(diào)諧就是調(diào)節(jié)天線振子的長度，或磁感應(yīng)天線諧振回路中的電容，更多的是調(diào)諧選頻放大器輸入回路中的諧振電路參數(shù)。 在本設(shè)計(jì)中，為了防止電磁干擾，對PCB布線的線寬和線距都采取了經(jīng)驗(yàn)保守值，最小線距10mil，并在PCB板的雙面大面積鋪地網(wǎng)絡(luò)，以降低信號間的串?dāng)_。結(jié) 論在本次設(shè)計(jì)中，參考分析了許多數(shù)字電路知識(shí)和電路板設(shè)計(jì)的經(jīng)驗(yàn)技巧，通過對單片機(jī)和FPGA經(jīng)典電路的分析應(yīng)用，設(shè)計(jì)了A3P125 FPGA擴(kuò)展C8051F單片機(jī)資源的開發(fā)實(shí)驗(yàn)電路板。在本次設(shè)計(jì)中關(guān)鍵在于單片機(jī)與FPGA的接口設(shè)計(jì)，為了方便編程和后續(xù)開發(fā)，本設(shè)計(jì)中采用的并口是最好的選擇。采用總線接口方便單片機(jī)和FPGA的嚴(yán)密結(jié)合以構(gòu)成一個(gè)可擴(kuò)展的整體系統(tǒng)。本開發(fā)實(shí)驗(yàn)板可用于單片機(jī)編程開發(fā)和FPGA的Verilog語言編程，A3P125 FPGA共有71個(gè)用戶IO，通過Verilog HDL編程可實(shí)現(xiàn)單片機(jī)的各種接口的擴(kuò)展，并可以將FPGA看做掛在總線上的外設(shè)，依靠中斷實(shí)現(xiàn)數(shù)據(jù)傳輸和通信，不占用單片機(jī)過多資源，使系統(tǒng)在增加外設(shè)的情況下而不增加系統(tǒng)負(fù)擔(dān)，更加方便于系統(tǒng)級的軟件編程。排版參考文獻(xiàn)[1] 江思敏，姚鵬翼．PADS電路原理圖和PCB設(shè)計(jì)[M]．北京：機(jī)械工業(yè)出版社，2007．9.[2] 周樹新，何勇．視頻精講：PADS2007原理圖與布板設(shè)計(jì)典型實(shí)例[M]．北京：電子工業(yè)出版社，2009．11.[3] 劉韜，樓興華．FPGA數(shù)字系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航[M]．北京：人民郵電出版社，2005．6.[4] 夏宇聞．Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M]．第二版．北京：航空航天大學(xué)出版社，2008.[5] Stephen Brown amp。 Zvonko Vranesic．?dāng)?shù)字邏輯基礎(chǔ)與Verilog設(shè)計(jì)[M]．夏宇聞．北京：機(jī)械工業(yè)出版社，2007.[6] Steve Kilts．高級FPGA設(shè)計(jì)：結(jié)構(gòu)、設(shè)計(jì)與優(yōu)化[M]．孟憲元．北京：機(jī)械工業(yè)出版社，2009.[7] Howard Johnson，Martin Graham．高速數(shù)字設(shè)計(jì)[M]．沈立，朱來文，陳宏偉．電子工業(yè)出版社．2005.[8] 周志堅(jiān)．同步電路設(shè)計(jì)技術(shù)及規(guī)則[D]．深圳，華為技術(shù)有限公司，2007：1~27.[8] 劉法治．常用電子元件器件及典型芯片應(yīng)用技術(shù)[M]．北京：機(jī)械工業(yè)出版社，2006．12.[9] 那文鵬，王昊．通用集成電路的選擇與使用[M]．北京：人民郵電出版社，2004．5.[10] 李朝青．單片機(jī)amp。DSP外圍數(shù)字IC技術(shù)手冊[M]．北京：北京航空航天大學(xué)出版社，2003．1.[11] 張海風(fēng)．HyperLynx仿真與PCB設(shè)計(jì)[M]．北京：機(jī)械工業(yè)出版社，2005．9[12] 李景華，杜玉遠(yuǎn)．可編程邏輯器件及EDA技術(shù)[M]．沈陽：東北大學(xué)出版社，2000.[13] 徐志軍，徐光輝．CPLD/FPGA的開發(fā)與應(yīng)用[M]．北京：電子工業(yè)出版社，2002.[14] 游志宇，張洪，董秀成．MCS51與FPGA_CPLD總線接口邏輯設(shè)計(jì)[J]．單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2008：2932.[15] 李華．MCS51系列單片機(jī)接口技術(shù)［M］．北京：北京航空航天大學(xué)出版社．1993.致　謝大學(xué)四年已接近尾聲，在大學(xué)四年里我學(xué)到了堅(jiān)實(shí)的知識(shí)基礎(chǔ)，交到了許多朋友，也學(xué)到了許多做人的道理，感謝河南科技大學(xué)給了我這次成長的機(jī)會(huì)。在畢業(yè)設(shè)計(jì)過程中，王恒迪老師作為本次設(shè)計(jì)的首席指導(dǎo)教師，對作者在設(shè)計(jì)中遇到的困難給予了悉心的指導(dǎo)，感謝王恒迪老師崇高的師德和對育人事業(yè)的不辭勞苦，同時(shí)也向在畢業(yè)設(shè)計(jì)中辛勤工作的各位老師表示由衷的感謝。在本次設(shè)計(jì)過程中作者也得到了許多同學(xué)誠摯的幫助和關(guān)懷，在此不再一一列舉，作者對所有給予關(guān)心和幫助的朋友一并表示深深的感謝！　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　附　錄電路原理圖寫成附錄一、附錄二等等，把原理圖中的大字去掉，在