【正文】 程編譯通過后，須對其功能和時序性能進行仿真測試，以驗證設計結(jié)果是否滿足設計要求。整個時序仿真測試流程一般有建立波形文件、輸入信號節(jié)點、設置波形參數(shù)、編輯輸入信號、波形文件存盤、運行仿真器和分析方針波形等步驟。、2FSK調(diào)制器波形仿真圖5－1為調(diào)制器仿真波形，其中時鐘周期clk為1ms，載波f1周期為2ms，載波f2周期為12ms,碼元周期date為12ms。圖5－1 調(diào)制仿真波形 由上圖可以看出當start由低電平跳轉(zhuǎn)為高電平后，實體開始接收并處理基帶信號‘110’和載波信號f1與f2，并將其調(diào)制成2FSK已調(diào)信號，從端口FKS_mod輸出，輸出延遲一個時鐘周期。當基帶信號date為‘1’時，調(diào)制器輸出的是低頻載波信號f2，當基帶信號date為‘0’時，調(diào)制器輸出的是高頻載波信號f1。、2FSK解調(diào)器波形仿真圖5－2為解調(diào)器仿真波形，其中時鐘周期clk為1ms，解調(diào)出的碼元長度demod為12ms。圖5－2 解調(diào)仿真波形由上圖可以看出當start由低電平跳轉(zhuǎn)為高電平后，實體開始接收并解調(diào)已調(diào)信號，當收到的是低頻信號時，解調(diào)出的碼元為‘1’，既高電平，當收到的是高頻信號時，解調(diào)出的碼元為‘0’，既低電平。圖5－3與圖5－4為解調(diào)器內(nèi)部數(shù)據(jù)，既12路的滑窗判決輸出，用于說明解調(diào)器內(nèi)部數(shù)據(jù)的變化情況。其中時鐘周期clk為1ms，碼元長度為12ms。圖5－3 12路滑窗判決輸出（情況1）圖5－4 12路滑窗判決輸出（情況2） 對比圖5－4及圖5－4可以看出，當收到的已調(diào)信號不為連續(xù)的‘1010’時，12路的滑窗判決輸出與整合后的輸出端demod基本保持一致（除了延時）。當收到的已調(diào)信號為連續(xù)的‘1010’時，由圖5－4可以看出，滑窗判輸出y9與滑窗判決輸出y10均發(fā)生異常，出現(xiàn)錯解調(diào)的現(xiàn)象。如果信道中存在噪聲干擾，錯解調(diào)情況則會更嚴重，這就是本設計要采用12路滑窗判決器解調(diào)的原因。、分頻器與信號發(fā)生器波形仿真、分頻器波形仿真圖5－5為解調(diào)器仿真波形，其中時鐘clk周期為1ms，載波f1周期為1ms，載波f2周期為12ms。圖5－5 分頻器輸出波形由上圖可以看出，時鐘信號clk被分頻為兩路輸出f1和f2，作為調(diào)制器的載波信號。、信號發(fā)生器波形仿真圖5－6為信號發(fā)生器仿真波形，其中時鐘clk周期為1ms，碼元長度為12ms。圖5－6 信號發(fā)生器波形由上圖可以看出，碼元長度與載波f2的周期相同，為12ms。固定輸出數(shù)據(jù)為‘110’。、本章小結(jié)Quartus II自帶的時序模擬器是一個功能十分強大的工具，其仿真結(jié)果與實際芯片內(nèi)部的工作情況幾乎完全吻合。所以，善于利用仿真工具能給你帶來很多便利。我們知道在編譯時，Quartus II的聯(lián)合編譯器會自動找出設計者的語法錯誤，但與實際設計目的不符的邏輯錯誤是電腦無法自動檢出的，這時候就要靠時序分析來找出。波形仿真器不僅能仿真出芯片引腳處的波形，還能將芯片內(nèi)部每一個變量的變化情況仿真出來。仿真波形前，需將起始時刻和結(jié)束時刻設置好，更重要的是根據(jù)實際編寫情況，確定好輸入信號的先后邏輯順序，避免因為手動設置輸入信號的誤差造成仿真出錯。在這次設計中，我就曾用波形仿真器將解調(diào)器的變量及輸出從頭到尾核對了一次，并從中找到了不少VHDL語句編寫上的錯誤。例如：在編寫滑窗計數(shù)器循環(huán)技術(shù)的代碼時候，一開始我使用了多個elsif語句進行嵌套，結(jié)果導致計數(shù)器從一個時鐘周期加1變成了每兩個時鐘周期才加1，后改用獨立的if語句作為條件判斷后才把問題解決了。此外我還發(fā)現(xiàn)，如果不把執(zhí)行語句都同步在時鐘周期下的話，仿真器會將各種復雜情況都考慮進去，從而極大的延長仿真運算時間，也反映了芯片不在同步邏輯下執(zhí)行操作，會導致各種不確定性和工作的不穩(wěn)定。第六章 上機測試、程序下載當程序編譯好并且波形仿真也準確無誤后，就可以開始下載測試了，下載前需將引腳設置好[3]。圖6－1為下載界面。圖6－1 下載由上圖可以看出，本次測試所使用的芯片是EP3C80F484，工程名為FSKPRJ，使用USB數(shù)據(jù)線進行下載。本次測試并沒有將程序固化在芯片內(nèi)，故芯片斷電后程序會被清空。、波形測試當程序正常加載到芯片上后就可以使用邏輯分析儀及頻譜分析儀進行測試。圖6－2 測試用芯片 由上圖可以看出下載用的數(shù)據(jù)線及邏輯分析儀的探頭。圖6－3為使用邏輯分析儀實際測試結(jié)果，輸入共6路。其中第1路為時鐘信號，第2路為載波信號f1，第3路為載波信號f2，第4路為基帶數(shù)據(jù)信號date，第5路為已調(diào)信號fsk，第6路為解調(diào)信號demod。圖6－3 邏輯分析儀測試結(jié)果 由上圖看出，已調(diào)信號與基帶信號之間不存在延時，而解調(diào)信號與接收到的已調(diào)信號之間有較大的延時。由于此次設計并沒有將信號在實際信道中傳輸，因而信號沒有受到干擾。圖6－4為使用示波器對已調(diào)信號進行觀察。圖6－4 已調(diào)信號波形由圖6－4可以看出基帶信號‘110’調(diào)制成2FSK信號后的波形，除了一點點的毛刺外，波形基本還是比較標準的方波信號，此信號從芯片引腳處直接獲得。經(jīng)過觀察，低頻部分頻率為400kHz，結(jié)果基本符合理論分頻效果。圖6－5為使用頻譜分析儀測出的已調(diào)信號頻譜。圖6－5 頻譜分析儀結(jié)果上圖為使用頻譜分析儀觀測到的2FKS已調(diào)信號頻譜。實際測試中心頻率偏向高頻的載波的原因主要是：芯片引腳輸出的是方波信號，含有豐富的諧波信號，諧波信號多次疊加后導致高頻部分的功率大幅提高，從而導致測試結(jié)果中心頻率偏向高頻載波部分。、本章小結(jié)通過使用示波器，頻譜分析儀等儀器觀察波形，讓我從硬件層面更加具體的認識到2FSK的調(diào)制和解調(diào)。同時也讓我更加熟悉各種測試儀器的使用方法，這也是以后走上工作崗位所必須具備的基本技能。雖然本次設計并不涉及硬件電路，但通過實際測試觀察，讓我對通訊設備的硬件部分有了更具體的了解。總結(jié) 經(jīng)過本次畢業(yè)設計，我不僅學到了很多新的知識，更重要的是提高了自己的動手能力，是一次理論緊密結(jié)合實際的鍛煉。從一開始的查找資料，到熟悉Quartus II軟件和VHDL語言的用法，最終設計并實現(xiàn)了2FSK調(diào)制解調(diào)系統(tǒng)，使我對工程設計有了更深刻的體會。最初，我對2FSK調(diào)制解調(diào)系統(tǒng)只有簡單的概念，知道不同的頻率代表不同的信息，甚至對調(diào)制和解調(diào)的方法都只有模糊的認識。但通過前期的資料收集和書籍的閱讀，讓我從原理上知道了2FSK調(diào)制解調(diào)的具體辦法，不過這只停留在系統(tǒng)框圖這樣的層面上。緊接著，通過對EDA技術(shù)和VHDL語言的深入學習，我初步學會了如何使用VHDL語言編寫簡單的進程，并且仿真也通過了。我可以開始嘗試編寫自己的程序，并開始構(gòu)建我所需要的系統(tǒng)，當然這僅僅是開始。接下來，我開始思考并嘗試如何使用VHDL語言這一強大工具實現(xiàn)系統(tǒng)各個模塊的功能。從最簡單的分頻器到后面較為復雜的解調(diào)器，我運用VHDL語言描述硬件邏輯的能力也在不斷的提高。從最初只有一兩個進程的實體，到后面具有六七個進程的實體，我對各個進程間的分工及時序的認識越來越清晰。經(jīng)過反復不斷的仿真、修改、再仿真、再修改，最終我成功的在FPGA芯片上實現(xiàn)了我的2FSK調(diào)制解調(diào)系統(tǒng)。當然設計過程中也出現(xiàn)了一些應為我經(jīng)驗不足，所以自己沒能力解決的問題。我通過虛心請教導師和熟悉FPGA設計的業(yè)內(nèi)人士，最終都一一攻破。從這次畢業(yè)設計中，我得到了許多寶貴的經(jīng)驗，提高了動手能力，也讓我獲得了一定的成就感。我會繼續(xù)刻苦專研通信領域的新技術(shù)和新應用，學會使用各種實用工具。作者：唐亦林參考文獻[1]樊昌信，曹麗娜，（第六版）[Ｍ].北京：國防工業(yè)出版社，：114,180194[2]李國麗，朱維勇，（第二版）[Ｍ].北京：機械工業(yè)出版社，：114,49101[3] （第二版）[M].北京：：13[4]《EDA技術(shù)實驗講義》，杭州康芯電子有限公司[5]Elie Jandot dit Danjou, JeanClaude Belfiore. A 22 Antennas Bluetooth System[J]. IEEE COMMUNICATIONS LETTERS, VOL. 9, NO. 9, SEPTEMBER 2005[6]A. R. CHRAPLYVY，B. L. KASPER. 8Gbit/s FSK MODULATION OF DFB LASERSWITH OPTICAL DEMODULATION[J]. ELECTRONICS LETTERS 2nd March 1989 Vol. 25 No. 5[7]Alan , Alan S. Willsky, With S. Hamid Nawab, 劉樹堂譯,等. 信號與系統(tǒng)(第二版)[M]. 西安交通大學出版社，