【正文】 的不同而不一樣。37雖然移存器的級數(shù)相同，但由于它們的反饋邏輯不同，產(chǎn)生的序列互不相同；同一個4級線性移存器，當(dāng)它的初始狀態(tài)不同時，它所產(chǎn)生的序列也不完全相同。也就是說，n級線性移存器序列結(jié)構(gòu)由它的初始狀態(tài)和反饋邏輯完全確定，其最長的可能周期P = —1,具有這種最長周期的線性移存器序列，簡稱m序2n列。m序列的效率是最高的，這是它的一個優(yōu)點(diǎn)，但 m序列最主要的優(yōu)點(diǎn)在于它具有某種隨機(jī)特性，特別是它具有雙值自相關(guān)函數(shù)R (j )，表明它的碼元之間是不相關(guān)的或弱相關(guān)的，：R(j)=1, 當(dāng)j = 0時； R(j)= 當(dāng)j = 1, 2, ??, P–1 （） 1p?m序列的功率譜密度趨近于白噪聲的功率譜特性。由于m序列的均衡性、游程分布、自相關(guān)特性和功率譜等的基本性質(zhì)和隨機(jī)序列很相似。因此，一般把m序列稱為偽隨機(jī)序列。但是具有或基本具有隨機(jī)性質(zhì)的序列不僅只有m序列一種，m序列只是其中最常用的一種。 m序列發(fā)生器設(shè)計m序列是最常用的一種偽隨機(jī)序列，它是最長線性反饋移位寄存器序列的簡稱，是由帶現(xiàn)行反饋的移位寄存器產(chǎn)生的序列，并且具有最長周期。帶線性反饋邏輯的移位寄存器設(shè)定各級寄存器的初始狀態(tài)后，在時鐘觸發(fā)下，每次移位后各級寄存器狀態(tài)會發(fā)生變化。其中一級寄存器（通常為末級）的輸出，隨著移位時鐘節(jié)拍的的推移會產(chǎn)生一個序列，稱為移位寄存器序列。它是一種周期序列，其周期不但與移位寄存器的級數(shù)有關(guān)，而且與線性反饋邏輯有關(guān)。在相同的級數(shù)情況下，采用不同的線性反饋邏輯所得到的38周期長度不同。此外，周期還與移位寄存器的初始狀態(tài)有關(guān)。本仿真采用4級移位寄存器，產(chǎn)生周期為15的一個m序列。線性反饋邏輯遵從如下遞歸關(guān)系： （）410a??即第 1 級與第 2 級輸出的模 2 運(yùn)算結(jié)果反饋到第 4 級去。圖 所示為遵從式的 4 級 m 序列發(fā)生器。 4級m序列發(fā)生器假設(shè)這 4 級移位寄存器的初始狀態(tài)為 0001，即第 1 級為 1，其余 3 級為0 狀態(tài)，那么隨著移位時鐘節(jié)拍，這個移位寄存器各級相繼出現(xiàn)的狀態(tài)如表 所示：39表 m序列發(fā)生器狀態(tài)轉(zhuǎn)移序列由表 可知，在第 15 個時鐘節(jié)拍時，移位寄存器的狀態(tài)與第 0 個狀態(tài)相同，因而從第 16 拍開始必定重復(fù)第 1 至 15 拍的過程。說明該移位寄存器的狀態(tài)具有周期性，其周期長度為 15。反饋移位寄存器序列是禁止全 0 狀態(tài)出現(xiàn)的，因為一旦出現(xiàn)全 0，則以后的序列將恒為 0。移位脈沖節(jié)拍 第 1級 0a第 2級 1a第 3級 2a第 4級 3a反饋值 4a0 1 0 0 0 11 0 0 0 1 02 0 0 1 0 03 0 1 0 0 14 1 0 0 1 15 0 0 1 1 06 0 1 1 0 17 1 1 0 1 08 0 0 1 0 19 1 1 0 1 110 0 0 1 1 111 1 1 1 1 112 1 1 1 0 013 1 1 1 0 014 1 1 0 0 015 0 0 0 0 140 m序列產(chǎn)生模塊如圖 所示，該模塊由系統(tǒng)時鐘信號觸發(fā)，四位寄存器的初始值為0001，即將 din 的值設(shè)為 0001，dout 輸出序列波形作為系統(tǒng)調(diào)制的基帶信號。圖 序列模塊實體圖 m序列仿真結(jié)果分析（1）功能仿真波形如圖 ：41圖 功能仿真圖（2）嵌入式邏輯分析儀波形如圖 ：圖 SignalTap II仿真波形仿真結(jié)果分析：分析波形可見，輸出的基帶信號與設(shè)計一致，達(dá)到設(shè)計要求，結(jié)果正確。 分頻器設(shè)計由于 EP2C35F672C6 芯片的時鐘頻率為 50MHZ，為了達(dá)到設(shè)計要求，設(shè)計中對 50MHZ 的系統(tǒng)時鐘進(jìn)行 4 分頻、8 分頻和 512 分頻。4 分頻、8 分頻所得時鐘信號用于正弦載波的產(chǎn)生，512 分頻的時鐘信號用于產(chǎn)生基帶信號。通過 VHDL 包裝生成的分頻器模塊圖如圖 所示。圖 分頻器模塊實體圖42 ASK/PSK調(diào)制與解調(diào) ASK/PSK調(diào)制方案由于 ASK 和 PSK 在調(diào)制時只需要一路正弦載波，可以將 ASK 和 PSK 的調(diào)制放在一個模塊里進(jìn)行，利用 DE2 開發(fā)板上的一個鍵進(jìn)行選擇，即當(dāng)此鍵為低電平時進(jìn)行 ASK 調(diào)制，變?yōu)楦唠娖綍r為 PSK 調(diào)制。ASK 采用鍵控法產(chǎn)生信號，PSK 則可以利用簡單的 VHDL 語句實現(xiàn)調(diào)制。具體設(shè)計框圖如圖（a） ， （b ） ， （c ）所示：正弦載波二選一選擇鍵 K基帶信號ASK/PSK 信號ASK/PSK調(diào)制 圖 (a) ASK/PSK調(diào)制模塊框圖43 圖 （b）ASK 調(diào)制框圖（K=0 時） 圖 （c）PSK 調(diào)制框圖（K=1 時） ASK/PSK調(diào)制模塊如圖 ，模塊由系統(tǒng)時鐘觸發(fā)，包括三個輸入端：選擇開關(guān)，正弦載波輸入端，基帶信號輸入端。通過 K 鍵選擇調(diào)制對象，由 y 輸出調(diào)制波形。圖 ASK/PSK調(diào)制模塊實體圖 ASK/PSK調(diào)制仿真結(jié)果分析正弦載波基帶信號二選一選擇器ASK 信號正弦載波基帶信號正弦波及其取反作為“0”和“π”相信號PSK 信號44（1）ASK 調(diào)制（當(dāng) K=0 時）邏輯分析儀的波形如圖 ：圖 SignalTap II仿真波形（ASK）（2）PSK 調(diào)制（當(dāng) K=1 時）邏輯分析儀的波形如圖 ：圖 SignalTap II仿真波形（PSK）仿真結(jié)果分析：分析以上仿真波形圖可知，仿真結(jié)果與設(shè)計相符，達(dá)到設(shè)計要求。 ASK/PSK解調(diào)方案根據(jù)二選一選擇鍵 K 的高低電平同樣可以在一個模塊中對解調(diào)對象進(jìn)行選擇。當(dāng) K 鍵為 0 時，對 ASK 進(jìn)行解調(diào)，K 為 1 時對 PSK 進(jìn)行解調(diào)。其中，ASK 采用包絡(luò)解調(diào)法，PSK 采用相干解調(diào)方法，解調(diào)建模方框圖如圖， 其中判決器工作原理是：把計數(shù)器輸出的 0 相載波與 PSK 信號中45的載波進(jìn)行邏輯“與”運(yùn)算，當(dāng)兩比較信號在判決時刻都為“1”時，輸出為“1”，否則輸出為“0” 。二選一選擇鍵 KASK/PSK 調(diào)制信號ASK/PSK解調(diào)基帶信號圖 ASK/PSK解調(diào)模塊框圖圖 ASK/PSK 解調(diào)框圖 ASK/PSK解調(diào)模塊 模塊由時鐘信號觸發(fā)，K=0 時進(jìn)行 ASK 解調(diào)，K=1 時進(jìn)行 PSK 解調(diào)。46模塊圖如圖 ：圖 ASK/PSK解調(diào)模塊實體圖 ASK/PSK解調(diào)仿真結(jié)果分析（1）ASK 解調(diào)在邏輯分析儀上的波形如圖 ：圖 SignalTap II仿真波形（ASK 解調(diào)）47（2）PSK 解調(diào)在邏輯分析儀上的波形如圖 ：圖 SignalTap II仿真波形（PSK 解調(diào)）仿真結(jié)果分析：分析以上仿真波形圖可知，解調(diào)結(jié)果和輸入基帶信號相同，滿足設(shè)計要求，解調(diào)成功。 FSK調(diào)制與解調(diào) FSK調(diào)制方案使用兩路載波，采用鍵控法進(jìn)行調(diào)制，當(dāng)基帶信號為 1 時，輸出載波 1，當(dāng)基帶信號為 0 時，輸出載波 2。使用鍵控法產(chǎn)生 FSK 信號是因為利用VHDL 語言和邏輯電路很容易實現(xiàn)，而且這種方法的特點(diǎn)是轉(zhuǎn)換速度快，波形好，頻率穩(wěn)定度高，電路不復(fù)雜，在實際應(yīng)用中可以用一個頻率合成器代替兩個獨(dú)立的振蕩器，再經(jīng)分頻鏈，進(jìn)行不同的分頻，也可以得到 FSK 信號。設(shè)計框圖如圖 ：48圖 FSK調(diào)制框圖 FSK調(diào)制模塊該模塊由時鐘信號觸發(fā)，x 為基帶信號，sin1 和 sin2 分別為兩路載波，采用鍵控法產(chǎn)生 FSK 信號后由 y 輸出，模塊圖如圖 。圖 FSK調(diào)制模塊實體圖 FSK仿真結(jié)果分析49嵌入式邏輯分析儀獲得的波形如圖 ：圖 SignalTap II仿真波形（FSK 調(diào)制） 仿真結(jié)果分析：仿真結(jié)果滿足設(shè)計要求，能夠正確生成 FSK 信號波形，調(diào)制成功。 FSK解調(diào)方案由于過零檢測法用 vhdl 語言實現(xiàn)相對容易，且對于數(shù)字信號來說，過零檢測法較其他三種分析方法更簡單，因此我們決定用過零檢測法來實現(xiàn) FSK信號的解調(diào)。過零檢測法方框圖及個電波形如圖 所示：圖 FSK解調(diào)框圖時鐘信號控制信號Fsk 調(diào)制信號時鐘計數(shù)器 C計數(shù)器 Q 判決器 D 基帶信號50 FSK解調(diào)模塊模塊由時鐘信號和起始信號觸發(fā)，經(jīng) FSK 解調(diào)后輸出基帶波形，如圖。圖 FSK解調(diào)模塊實體圖 FSK解調(diào)仿真結(jié)果分析FSK 解調(diào)在邏輯分析以上的波形如圖 所示：圖 SignalTap II仿真波形（FSK 解調(diào)）仿真結(jié)果分析：由仿真結(jié)果可看出，解調(diào)出的波形與基帶信號相同，解調(diào)成功。515 系統(tǒng)調(diào)試 系統(tǒng)電路圖將以上模塊連接起來，可以得到電路圖 ：圖 系統(tǒng)電路圖 系統(tǒng)仿真結(jié)果系統(tǒng)的功能仿真圖如圖 ：52圖 系統(tǒng)功能仿真圖系統(tǒng)在邏輯分析儀上的波形：（1）當(dāng) K=0 時系統(tǒng)輸出波形如圖 所示，其中包括基帶波形、 ASK 調(diào)制解調(diào)波形，F(xiàn)SK 調(diào)制解調(diào)波形。圖 SignalTap II仿真波形53（2）當(dāng) K=1 時系統(tǒng)輸出波形如圖 所示，其中包括基帶波形， PSK 調(diào)制解調(diào)波形，F(xiàn)SK 調(diào)制解調(diào)波形。圖 SignalTap II仿真波形仿真結(jié)果分析：圖 ，圖 ，圖 顯示了對 ASK，PSK ，F(xiàn)SK 的調(diào)制解調(diào)進(jìn)行仿真，結(jié)果與原理所述相同，能夠正確進(jìn)行調(diào)制解調(diào)，系統(tǒng)設(shè)計成功。54結(jié)論從測試結(jié)果來看，該系統(tǒng)簡單且達(dá)到了任務(wù)要求。整個系統(tǒng)基于 DDS 技術(shù)，巧妙的結(jié)合了三種調(diào)制信號的特點(diǎn)，對調(diào)制和解調(diào)模塊進(jìn)行了詳細(xì)的介紹、設(shè)計及仿真。系統(tǒng)的設(shè)計大部分通過 Quartus II 軟件和 ALTERA 公司生產(chǎn)的 DE2 開發(fā)板實現(xiàn)，在完成設(shè)計任務(wù)的同時，既熟悉了 VHDL 語言的編寫，也對 QuartusII 這款功能強(qiáng)大的軟件有了更深的認(rèn)識。在學(xué)習(xí)和設(shè)計的過程中，我也遇到了不少的問題，第一：從開始對調(diào)制與解調(diào)系統(tǒng)的設(shè)計開始，始終無法確定要用哪種方式去實現(xiàn) FSK 解調(diào)系統(tǒng)的設(shè)計，最后在老師的點(diǎn)撥下發(fā)現(xiàn)過零檢測法是 VHDL 里面最常用的也是最容易實現(xiàn)的解調(diào)方式，因此我才決定采用過零檢測法實現(xiàn)解調(diào)功能。第二：一開始對于這三種信號的解調(diào)方法我打算采用 IP 核生成濾波器進(jìn)行解調(diào)，但后來發(fā)現(xiàn)濾出來的波形與預(yù)測相差很大，最后采用 VHDL 語言實現(xiàn)。第三：正如前面所說，Quartus II 是一款功能強(qiáng)大的軟件，本次設(shè)計只使用到了其中的一部分功能。在初期的設(shè)計過程中，有很多功能我沒有使用過，只能慢慢摸索，最后達(dá)成目的時很有成就感。第四：VHDL 語言編寫方便易懂，一開始接觸有些困難，慢慢找到套路就容易多了。遺憾的是，由于種種原因，我想附加的一些功能沒有實現(xiàn)，如果能有更多時間，我相信能將本系統(tǒng)更多的投入實踐。55致謝在畢業(yè)論文即將完成之際，我的心情也是十分復(fù)雜的。除了順利完成畢業(yè)設(shè)計的喜悅，心里也涌起一股即將離別的悵然。在這里，首先要感謝學(xué)院的領(lǐng)導(dǎo)和老師對我的幫助，感謝我的畢業(yè)設(shè)計指導(dǎo)老師馮良老師對我的指導(dǎo)和點(diǎn)撥。從課題的選擇、開題答辯以及到具體的設(shè)計和調(diào)試，這一系列的過程中都凝聚著老師們與我的汗水和心血。經(jīng)過一個學(xué)期的反復(fù)修改和試驗，我的設(shè)計終于也將畫上一個句點(diǎn)。與此同時，感謝學(xué)校對我的精心栽培，北方工業(yè)大學(xué)是一所有著嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度和濃厚的學(xué)術(shù)氛圍的高等學(xué)府，在這生活的四年里，我不僅掌握了專業(yè)知識，也擁有了走入社會應(yīng)當(dāng)具備的素質(zhì)。最后，再次向幫助我的老師、同學(xué)們表達(dá)我衷心的感謝！56參考文獻(xiàn)[1]潘松，[M].北京：科學(xué)出版社，2022年9月[2]南利平，[M].北京：清華大學(xué)出版社，2022年8月[3][M].北京：電子工業(yè)出版社，2022年1月[4][M].北京：電子工業(yè)出版社，2022年11月[5]潘松，[M].北京：清華大學(xué)出版社，2022年1月[6]樊昌信，張甫翊， 徐炳祥， [M].北京：國防工業(yè)出版社， （6）（7） [7]達(dá)新宇，陳樹新，王瑜，[M].北京：北京郵電大學(xué)出版社 ，[8]莊宜松，現(xiàn)代通信技術(shù)[M]. 重慶：重慶大學(xué)出版社，[9]陳新華，EDA技術(shù)與應(yīng)用[M]. 北京：機(jī)械工業(yè)出版社， [10]苗長云，沈保鎖，竇晉江. 現(xiàn)代通信原理及應(yīng)用（第二版）[M].北京：電子工業(yè)出版社， [11]侯伯享，顧新. VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計（修定版）[M].西安：西安電子科技大學(xué)出版社， [12][M].南京：南京大學(xué)出版社，[13]北京理工大學(xué) ASIC 語言 100 例詳解[M].北京：清華大學(xué)出版社 ，1999.[14]岳敏 袁小平 鄧恒淹 等. 基于 FPGA 的數(shù)字調(diào)制信號發(fā)生器的設(shè)計[J].電子元器件應(yīng)用，2022 年第 12 期[15]盧毅， 與數(shù)字電路設(shè)計[M].科學(xué)出版社 ，2022.[16]張學(xué)峰，[J]. 國外電子測量技術(shù)，2022.[17]田大方， FPGA 的信號發(fā)生器的設(shè)計方法[J].電子質(zhì)量，2022 年第一期[18]白居憲，直接數(shù)字頻率合成[M].西安：西安交通大學(xué)出版社 ，2022. 2428 57[19]胡升平， FPGA 的 DDSAM 調(diào)幅波產(chǎn)生方法研究及實現(xiàn)[J].儀表技術(shù)，2022 第四期 [20]江思敏，VHDL數(shù)字電路及系統(tǒng)設(shè)計[M].北京：北京機(jī)械工業(yè)出版社，2022. [21] Warty, C. Yu, . Resource allocation using ASK, FSK and PSK modulation techniques with varying M. Aerospace Conference, 2022