【正文】 基于FPGA的FSK調(diào)制與解調(diào)有詳細(xì)代碼和注釋畢業(yè)論文目 錄摘 要 IAbstract II第一章 緒論 1第二章EDA技術(shù)簡介 Quartus II簡介 QuartusII開發(fā)系統(tǒng)的特點(diǎn) VHDL語言簡介 VHDL 語言的特點(diǎn) VHDL語言的基本結(jié)構(gòu) 本章小結(jié) 6第三章 2FSK調(diào)制解調(diào)基本原理 2FSK的調(diào)制原理 2FSK的解調(diào)原理 本章小結(jié) 9第四章 基于VHDL語言的2FSK調(diào)制解調(diào)設(shè)計(jì) 2FSK調(diào)制器設(shè)計(jì) 基于VHDL語言的調(diào)制程序 2FSK解調(diào)器設(shè)計(jì) 1基于VHDL語言的解調(diào)程序 1分頻器與信號(hào)發(fā)生器設(shè)計(jì) 1基于VHDL語言的分頻程序 17 1本章小結(jié) 20第五章 基于VHDL語言的2FSK調(diào)制解調(diào)的仿真 22FSK調(diào)制器波形仿真 22FSK解調(diào)器波形仿真 2分頻器與信號(hào)發(fā)生器波形仿真 2分頻器波形仿真 2信號(hào)發(fā)生器波形仿真 2本章小結(jié) 23第六章 上機(jī)測(cè)試 2程序下載 2波形測(cè)試 2本章小結(jié) 27總結(jié) 28參考文獻(xiàn) 29致謝 30I華南理工大學(xué)廣州學(xué)院本科畢業(yè)設(shè)計(jì)（論文）說明書第一章 緒論在當(dāng)今高度信息化的社會(huì)，信息和通信已成為現(xiàn)代社會(huì)的“命脈”。 信息作為一種資源，只有通過廣泛地傳播與交流，才能產(chǎn)生利用價(jià)值，促進(jìn)社會(huì)成員之間的合作，推動(dòng)社會(huì)生產(chǎn)力的發(fā)展，創(chuàng)造出巨大的經(jīng)濟(jì)效益。而通信作為傳輸信息的手段或方式，與計(jì)算機(jī)技術(shù)相互融合，已成為21世紀(jì)國際社會(huì)和世界經(jīng)濟(jì)發(fā)展的強(qiáng)大推動(dòng)力。通信的目的就是從一方向另一方傳送信息，給對(duì)方以信息，但是消息的傳送一般都不是直接的，它必須借助于一定形式的信號(hào)才能便于遠(yuǎn)距離快速傳輸和進(jìn)行各種處理。雖然基帶信號(hào)可以直接傳輸，但是目前大多數(shù)信道不適合傳輸基帶信號(hào)?，F(xiàn)有通信網(wǎng)的主體為傳輸模擬信號(hào)而設(shè)計(jì)的，基帶數(shù)字信號(hào)不能直接進(jìn)入這樣的通信網(wǎng)?；鶐盘?hào)一般都包含有頻率較低，甚至是直流的分量，很難通過有限尺寸的天線得到有效輻射，因而無法利用無線信道來直接傳播。對(duì)于大量有線信道，由于線路中多半串接有電容器或并接有變壓器等隔直流元件，低頻或直流分量就會(huì)受到很大限制。因此，為了使基帶信號(hào)能利用這些信道進(jìn)行傳輸，必須使代表信息的原始信號(hào)經(jīng)過一種變換得到另一種新信號(hào)，這種變換就是調(diào)制。在無線通信中和其他大多數(shù)場合，調(diào)制一詞均指載波調(diào)制。載波調(diào)制，就是用調(diào)制信號(hào)去控制載波參數(shù)的過程，使載波的某一個(gè)或某幾個(gè)參數(shù)按照調(diào)制信號(hào)的規(guī)律而變化。調(diào)制信號(hào)是指來自信源的消息信號(hào)（基帶信號(hào)），這些信號(hào)可以是模擬的，也可以是數(shù)字的。未受調(diào)制的周期性振蕩信號(hào)稱為已調(diào)信號(hào)，它可以是正弦波，也可以是非正弦波（如周期性脈沖序列）。載波調(diào)制后稱為已調(diào)信號(hào)，它包含有調(diào)制信號(hào)的全部特征。而解調(diào)（也稱檢波）則是調(diào)制的逆過程，其作用是將已調(diào)信號(hào)中的調(diào)制信號(hào)恢復(fù)出來。二進(jìn)制數(shù)字調(diào)制所用調(diào)制信號(hào)由代表“0”“1”的數(shù)字信號(hào)脈沖序列組成。因此，數(shù)字調(diào)制信號(hào)也稱為鍵控信號(hào)。二進(jìn)制振幅調(diào)制、頻率調(diào)制和相位調(diào)制分別稱為振幅鍵控（ASK）、頻移鍵控（FSK）、相移鍵控（PSK）。數(shù)字調(diào)制產(chǎn)生模擬信號(hào)，其載波參量的離散狀態(tài)是與數(shù)字?jǐn)?shù)據(jù)相對(duì)應(yīng)的，這種信號(hào)適宜于在帶通型的模擬信道上傳輸。頻移鍵控是利用載波的頻率變化來傳輸信息的，其中最簡單的一種方式是二進(jìn)制頻移鍵控（2FSK）調(diào)制，它是繼振幅鍵控信號(hào)之后出現(xiàn)比較早的一種調(diào)制方式。由于它的抗衰減性能優(yōu)于ASK，設(shè)備又不算復(fù)雜，實(shí)現(xiàn)也比較容易，所以一直在很多場合，例如在中低速數(shù)據(jù)傳輸，尤其在有衰減的無線信道中廣泛應(yīng)用。二進(jìn)制頻移鍵控（2FSK）用靠近在載波的兩個(gè)不同頻率表示兩個(gè)二進(jìn)制數(shù)。FSK信號(hào)有兩種產(chǎn)生方法：載波調(diào)頻法和頻率選擇法。載波調(diào)頻法產(chǎn)生的是相位連續(xù)的FSK信號(hào)，相位連續(xù)FSK信號(hào)一般由一個(gè)振蕩器產(chǎn)生，用基帶信號(hào)改變振蕩器的參數(shù)，使震蕩頻率發(fā)生變化，這時(shí)相位是連續(xù)的。頻率選擇法一般是相位不連續(xù)的FSK信號(hào)，相位不連續(xù)的FSK信號(hào)一般由兩個(gè)不同頻率的振蕩器長生，由基帶信號(hào)控制著兩個(gè)頻率信號(hào)的輸出。由于這兩個(gè)振蕩器是相互獨(dú)立的因此在轉(zhuǎn)換或相反的過程中，不能保證相位的連續(xù)。傳統(tǒng)的FSK調(diào)制解調(diào)器采用“集成電路+連線”的硬件實(shí)現(xiàn)方式進(jìn)行設(shè)計(jì)，集成塊多、連線復(fù)雜且體積較大，特別是相干解調(diào)需要提取載波，設(shè)備相對(duì)比較復(fù)雜，成本高。本文基于FPGA芯片，采用VHDL語言，利用層次化、模塊化設(shè)計(jì)方法，提出了一種2FSK調(diào)制解調(diào)器的實(shí)現(xiàn)方法。VHDL語言作為一種標(biāo)準(zhǔn)的硬件描述語言，具有結(jié)構(gòu)嚴(yán)謹(jǐn)、描述能力強(qiáng)的特點(diǎn)，支持從系統(tǒng)級(jí)到門級(jí)所有層的設(shè)計(jì)。進(jìn)行邏輯電路設(shè)計(jì)時(shí)，不需考慮特定電路制造工藝的影響，其設(shè)計(jì)覆蓋所有的邏輯電路形式。從而有效的縮小了系統(tǒng)體積，提高了可靠性，并具有良好的可移植性。29第二章EDA技術(shù)簡介EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。應(yīng)用可編程邏輯器件（Programmable Logic Device, PLD）實(shí)現(xiàn)數(shù)字系統(tǒng)設(shè)計(jì)和單片系統(tǒng)的設(shè)計(jì)[2]，是目前利用EDA技術(shù)設(shè)計(jì)數(shù)字系統(tǒng)的潮流。這種設(shè)計(jì)方法以數(shù)字系統(tǒng)設(shè)計(jì)軟件為工具，將傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)中的搭建調(diào)試用軟件仿真取代，對(duì)計(jì)算機(jī)上建立的系統(tǒng)模型，用測(cè)試碼或測(cè)試序列測(cè)試驗(yàn)證后，將系統(tǒng)實(shí)現(xiàn)在PLD芯片或?qū)Ｓ眉呻娐飞希@樣最大程度地縮短了設(shè)計(jì)和開發(fā)時(shí)間，降低了成本，提高了系統(tǒng)的可靠性。利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)：(1) 用軟件的方式設(shè)計(jì)硬件；(2) 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動(dòng)完成的；(3) 設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真；(4) 系統(tǒng)可現(xiàn)場編程，在線升級(jí)；(5) 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。、Quartus II簡介Quartus II是Altera公司自行設(shè)計(jì)的CAE軟件平臺(tái)，提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿足各種特定設(shè)計(jì)的要求，是單片可編程系統(tǒng)（SOPC）設(shè)計(jì)的綜合環(huán)境性環(huán)境和SOPC開發(fā)的基本設(shè)計(jì)工具，并為Altera DSP開發(fā)包進(jìn)行系統(tǒng)模塊設(shè)計(jì)提供了集成綜合環(huán)境。QuartusII可以在多鐘平臺(tái)上運(yùn)行，其圖形界面豐富，加上完整的、可即時(shí)訪問的在線文檔，使設(shè)計(jì)人員可以輕松地掌握軟件的使用。、QuartusII開發(fā)系統(tǒng)的特點(diǎn)（1）、界面開放Quartus II雖然是Altera公司設(shè)計(jì)的EDA軟件，但它可以與其他工業(yè)便準(zhǔn)的設(shè)計(jì)輸入、綜合與校驗(yàn)工具想連接，設(shè)計(jì)人員可以使用Altera或標(biāo)準(zhǔn)EDA工具設(shè)計(jì)輸入工具來建立邏輯設(shè)計(jì)，用Quartus II編譯器（Compiler）對(duì)Altera器件設(shè)計(jì)進(jìn)行編譯，并使用Altera或其他EDA校驗(yàn)工具進(jìn)行器件或扳級(jí)仿真。目前，Quartus II支持與Candence、Exemplarlogic、Metro Graphics、Synopsys等公司所提供的EDA工具接口。（2）、與結(jié)構(gòu)無關(guān)Quartus II系統(tǒng)的核心編譯器支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、Classic、Stratix II等可編程邏輯器件系列，提供了與結(jié)構(gòu)無關(guān)的可編程邏輯環(huán)境。Quartus II的編譯器還提供了強(qiáng)大的邏輯綜合與優(yōu)化功能，使用戶可以容易地把設(shè)計(jì)集成到器件中。（3）、豐富的設(shè)計(jì)庫Quartus II提供豐富的庫單元供設(shè)計(jì)者調(diào)用，其中包括74系列的全部器件和其他多種邏輯功能部件，調(diào)用庫元件進(jìn)行設(shè)計(jì)，可以大大減輕設(shè)計(jì)人員的工作量，縮短設(shè)計(jì)周期。此外，Quartus II含有許多用來構(gòu)建復(fù)雜系統(tǒng)的參數(shù)化宏功能模塊和LPM模塊，它們可以與QuartusII普通設(shè)計(jì)文件一起使用，使非專業(yè)設(shè)計(jì)人員完成SOPC設(shè)計(jì)成為可能。（4）、模塊化工具 設(shè)計(jì)人員可以從各種設(shè)計(jì)輸入、處理和校驗(yàn)選項(xiàng)中進(jìn)行選擇，從而使Quartus II可以滿足不同用戶的需要，根據(jù)需要，還可以添加新功能。、VHDL語言簡介數(shù)字系統(tǒng)的設(shè)計(jì)輸入方式有多種，通常是由線信號(hào)和表示基本設(shè)計(jì)單元的符號(hào)連在一起組成線路圖，符號(hào)取自器件庫，通過信號(hào)（或線條）連接在一起，信號(hào)使符號(hào)互連，這樣設(shè)計(jì)的系統(tǒng)形成的設(shè)計(jì)文件是若干張電路元結(jié)構(gòu)圖，在圖中詳細(xì)標(biāo)注了各邏輯單元、器件的名稱和相互間的信號(hào)連接關(guān)系。對(duì)于小系統(tǒng)，這種原理電路圖只要幾十至幾百張。但如果系統(tǒng)比較大，這樣的原理電路圖可能要幾千張、幾萬張甚至更多。因此，人們考慮使用硬件描述語言進(jìn)行硬件電路設(shè)計(jì)。VHDL的英文全名是VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底，VHDL被IEEE代了原有的非標(biāo)準(zhǔn)的硬件描述語言和美國國防部確