【正文】 底層：實物圖：部分代碼：reg [8:0] state。 //State Machine code parameter IDLE = 939。b00000000。 //初始狀態(tài)，下一個狀態(tài)為CLEAR parameter SETFUNCTION = 939。b00000001。 //功能設置：8位數(shù)據(jù)接口 parameter SETFUNCTION2 = 939。b00000010。 parameter SWITCHMODE = 939。b00000100。 //顯示開關控制：開顯示，光標和閃爍關閉 parameter CLEAR = 939。b00001000。 //清屏 parameter SETMODE = 939。b00010000。 //輸入方式設置：數(shù)據(jù)讀寫操作后，地址自動加一/畫面不動 parameter SETDDRAM = 939。b00100000。 //設置DDRAM的地址：第一行起始為0x80/第二行為0x90 parameter WRITERAM = 939。b01000000。 //數(shù)據(jù)寫入DDRAM相應的地址 parameter STOP = 939。b10000000。 //LCD操作完畢，釋放其控制 reg flag。 //標志位，LCD操作完畢為0 reg [7:0]char_t。 reg [7:0]data_disp。 assign LCD_RW = 139。b0。 //沒有讀操作，R/W信號始終為低電平 assign LCD_E = (flag == 1)?CLK_LCD:139。b0。 //E信號出現(xiàn)高電平以及下降沿的時刻與LCD時鐘相同 always @(posedge CLK_LCD or negedge RST_N) //只有在寫數(shù)據(jù)操作時，RS信號才為高電平，其余為低電平 begin if(!RST_N) LCD_RS = 139。b0。 else if(state == WRITERAM) LCD_RS = 139。b1。 else LCD_RS = 139。b0。 end // State Machine always @(posedge CLK_LCD or negedge RST_N) begin if(!RST_N) begin state = IDLE。 LCD_D = 839。bzzzzzzzz。 char_t = 539。b0。 flag = 139。b1。 end else begin case(state) IDLE: begin state = SETFUNCTION。 LCD_D = 839。bzzzzzzzz。 end SETFUNCTION: begin state = SETFUNCTION2。 LCD_D = 839。h30。 // 8bit 控制界面，基本指令集動作 end SETFUNCTION2: begin state = SWITCHMODE。 LCD_D = 839。h30。 // 清屏 end SWITCHMODE: begin state = CLEAR。 LCD_D = 839。h0c。 // 顯示開關：開顯示，光標和閃爍關閉 end CLEAR: begin state = SETMODE。 LCD_D = 839。h01。 end SETMODE: begin state = SETDDRAM。 LCD_D = 839。h06。 // 輸入方式設置: 數(shù)據(jù)讀寫后，地址自動加1，畫面不動 end SETDDRAM: begin state = WRITERAM。 if(char_t == 0) //如果顯示的是第一個字符，則設置第一行的首字符地址 begin LCD_D = 839。h80。 //Line1 end else if(char_t == 16)//第二次設置時，是設置第二行的首字符地址 begin LCD_D = 839。h90。 //Line2 end else if(char_t == 32) begin時鐘芯片DS1302讀寫Verilog語句：SPI總線定義：wire SPI_clk。 reg [9:0] SPI_clk_cont。 assign SPI_clk = SPI_clk_cont[9]amp。SPI_clk_reg。reg [7:0] SEC_out,MIN_out,HOR_out,DAY_out,MON_out,wek_out,YEA_out。reg[7:0] DAT=839。d9。reg CLK_LCD。 //LCD168。o?224。?168。?D?o? reg [23:0]t。SPI時序：SPI_CD_buff=0。 SPI_WR_buff=0。 SPI_WR_addr=0。 SPI_cont=0。 state_ds=0。 SPI_cs=0。 W_wait=0。 WR=0。 SEC_out=0。 MIN_out=0。 HOR_out=0。 DAY_out=0。 MON_out=0。 wek_out=0。 YEA_out=0。 SPI_clk_reg=0。實際及日歷顯示語句：case(SPI_WR_addr) 339。b000 : SEC_out=SPI_RD_buff。 339。b001 : MIN_out=SPI_RD_buff。 339。b010 : HOR_out=SPI_RD_buff。 339。b011 : DAY_out=SPI_RD_buff。 339。b100 : MON_out=SPI_RD_buff。 339。b101 : wek_out=SPI_RD_buff。 339。b110 : YEA_out=SPI_RD_buff。 endcase SPI_WR_addr=SPI_WR_addr+139。b1。 溫度傳感器DS18B20讀寫Verilog語句：時序判斷語句：always@(posedge CLK or negedge RST_N)begin if(!RST_N) begin BELL=139。b0。 end else if(MIN_out==839。h00 amp。amp。 SEC_out==839。h00) begin BELL=139。b1。 end else BELL=139。b0。endreg [4:0] t_q。 always @ (posedge CLK, negedge RST_N) if (!RST_N) t_q = 0。 else if (t_q == 49) t_q = 0。 else t_q = t_q + 139。b1。reg clk_1M。 always @ (posedge CLK, negedge RST_N) if (!RST_N) clk_1M = 0。 else if (t_q = 24) clk_1M = 0。 else clk_1M = 1。 reg [19:0] t_1us。 reg t_1us_clear。 always @ (posedge clk_1M) if (t_1us_clear) t_1us = 0。 elset_1us = t_1us + 139。b1。鍵盤、LED指示以及蜂鳴器模塊的Verilog語句：parameter S00 = 539。h00。parameter S0 = 539。h01。parameter S1 = 539。h03。parameter S2 = 539。h02。parameter S3 = 539。h06。parameter S4 = 539。h07。parameter S5 = 539。h05。parameter S6 = 539。h04。parameter S7 = 539。h0C。parameter WRITE0 = 539。h0D。parameter WRITE1 = 539。h0F。parameter WRITE00 = 539。h0E。parameter WRITE01 = 539。h0A。parameter READ0 = 539。h0B。parameter READ1 = 539。h09。parameter READ2 = 539。h08。parameter READ3 = 539。h18。部分程序：wire [15:0] t_buf = temperature_buf amp。 1639。h07FF。wire[16:0]temperature。assign temperature[15:0] = t_buf[15:0]。reg[7:0]s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,s14,s15,s16。always @(posedge CLK)begin case (YEA_out[7:4]) 439。d0:s1=0。 439。d1:s1=1。 439。d2:s1=2。 439。d3:s1=3。 439。d4:s1=4。 439。d5:s1=5。 439。d6:s1=6。 439。d7:s1=7。 439。d8:s1=8。 439。d9:s1=9。 default:。 endcase case (YEA_out[3:0]) 439。d0:s2=0。 439。d1:s2=1。 439。d2:s2=2。 439。d3:s2=3。 439。d4:s2=4。 439。d5:s2=5。 439。d6:s2=6。 439。d7:s2=7。 439。d8:s2=8。 439。d9:s2=9。 default:。 endcase case (MON_out[7:4]) 439。d0:s3=0。 439。d1:s3=1。 439。d2:s3=2。 439。d3:s3=3。 439。d4:s3=4。 439。d5:s3=5。 439。d6:s3=6。 439。d7:s3=7。 439。d8:s3=8。 439。d9:s3=9。 default:。 endcase case (MON_out[3:0]) 439。d0:s4=0。 439。d1:s4=1。 439。d2:s4=2。 439。d3:s4=3。 439。d4:s4=4。 439。d5:s4=5。 439。d6:s4=6。 439。d7:s4=7。 439。d8:s4=8。 439。d9:s4=9。 default:。 endcase case (DAY_out[7:4]) 439。d0:s5=0。 439。d1:s5=1。 439。d2:s5=2。 439。d3:s5=3。 439。d4:s5=4。 439。d5:s5=5。 439。d6:s5=6。 439。d7:s5=7。 439。d8:s5=8。 439。d9:s5=9。 default:。 endcase case (DAY_out[3:0]) 439。d0:s6=0。 439。d1:s6=1。 439。d2:s6=2。 439。d3:s6=3。 439。d4:s6=4。 439。d5:s6=5。 439。d6:s6=6。 439。d7:s6=7。 439。d8:s6=8。 439。d9:s6=9。 default:。 endcase case (HOR_out[7:4]) 439。d0:s7=0。 439。d1:s7=1。 439。d2:s7=2。 439。d3:s7=3。 439。d4:s7=4。 439。d5:s7=5。 439。d6:s7=6。 439。d7:s7=7。 439。d8:s7=8。 439。d9:s7=9。 default:。 endcase case (HOR_out[3:0]) 439。d0:s