【正文】 ELSIF(SEL=10)THEN DATA=C。ELSE DATA=D。END IF。END PROCESS。END ONE。 四選一選擇器MUX41 四進制計數器CNT4的VHDL語言源程序 四進制計數器CNT4的程序如下：Library ieee。Use 。Use 。Entity t4 isPort (clk: in std_logic。 Q: out std_logic_vector(1 downto 0))。END CNT4。architecture BHV of t4 isSIGNAL A:std_logic_vector(1 downto 0)。BEGINPROCESS(CLK)BEGINIF CLK39。EVENT AND CLK=39。139。 THENIF A=11 THEN A=00。ELSE A=A+1。END IF。END IF。Q=A。END PROCESS。END BHV。 四進制計數器CNT4 四進制計數器CNT4 250分頻器的VHDL語言源程序 250分頻器的程序如下：LIBRARY IEEE。USE 。USE 。ENTITY FENG250 IS PORT(CLK:IN STD_LOGIC。 CLK8HZ:OUT STD_LOGIC)。END FENGARCHITECTURE ONE OF FENG250 ISSIGNAL COUNT:INTEGER RANGE 0 TO SIGNAL CLK_TEMP :STD_LOGIC。BEGINPROCESS(CLK)BEGINIF(CLK39。EVENT AND CLK=39。139。)THENIF(COUNT=124)THENCOUNT=0。CLK_TEMP= NOT CLK_TEMP。ELSECOUNT=COUNT+1。END IF。END IF。END PROCESS。CLK8HZ=CLK_TEMP。END ONE。 250分頻器第5章 數字頻率計仿真圖以下分別是各個模塊: 頻率控制模塊、十進制計數器模塊、鎖存模塊、譯碼模塊、系統(tǒng)模塊、FEN250模塊、MUX41模塊的仿真結果。 頻率控制模塊仿真波形圖 頻率控制模塊仿真波形圖 十進制計數器模塊仿真波形圖 十進制計數器模塊仿真波形圖 譯碼模塊波形仿真圖 CNT4仿真圖 250分頻器的仿真圖第6章 頻率計頂層原理圖的輸入 頂層原理圖第7章 下載測試 編譯程序設計好后進行編譯保存。 管腳配置 編譯好后對其輸入輸出信號進行管腳配置。 編程下載和測試 編程下載 在EDA實驗箱上按照管腳配置進行連線，然后下載到EDA實驗箱上。 測試 頻率測試 把下載到EDA實驗箱上的頻率計對EDA實驗箱上的基準頻率進行測試，對照 ，看設計的程序是否正確。 周期測試 把下載到EDA實驗箱上的頻率計對EDA實驗箱上的基準頻率進行周期測試，計算出其理論周期，對照測得的周期時發(fā)現與計算出的周期一致。第8章 結束語采用常規(guī)電路設計數字頻率計，所用的器件較多、連線比較復雜，而且存在延時較大、測量誤差較大、可靠性低的缺點。采用復雜可編程邏輯器件，以EDA工具為開發(fā)手段、運用VHDL語言編程進行數字頻率計的設計，將在使系統(tǒng)大大簡化的同時，提高儀器整體的性能和可靠性。我設計的用FPGA實現的6位數字頻率計測頻系統(tǒng)，能夠用數碼顯示被測信號的頻率。采用VHDL語言編程，用Quartus II集成開發(fā)環(huán)境進行波形仿真、編譯，并下載到FPGA中。FPGA的功耗低、速度快。經測試，該系統(tǒng)性能可靠、測量精確。此次畢業(yè)設計我深深地體會到了，由于編程的時候沒有做到足夠的細心，導致一串代碼弄混了。但是密密麻麻的英文字母混在一起，我始終沒有發(fā)現。最終在調試的時候，就出現了問題。只知道出現了問題，就是不知道到問題的根源在哪里，好長時間都沒有找出問題的所在。這也讓我真正的明白了，科學的嚴謹性，它不允許出半點差錯，否則后果會是比較麻煩的。做其他事情也一樣，都需要我們付出足夠的認真去對待，才能順利的完成。在學習過程中同樣也遇到各種各樣的問題，下面就總結出來，作為以后的學習的經驗：1. 語法規(guī)則不熟悉，VHDL語法規(guī)則在剛剛接觸的時候確實有各種各樣的疏漏，寫源代碼的時候會不小心遺漏一兩個字母或者標點符號，有時候把半角改成全角，這都會導致編譯出錯。2. 圖形化界面頂層設計，如設計時輸出端口dout【0..3】為四輸出端口，定義是應該用..，不能用：，另外連線時候可能是一端口連到多端口，或者多端口連到一端口，這時候應該注意連線的根數。對我而言，知識上的收獲重要，精神上的豐收更加可喜。讓我知道了學無止境的道理。人生就像在爬山，一座山峰的后面還有更高的山峰在等著你。挫折是一份財富，經歷是一份擁有。這次畢業(yè)設計必將成為我人生旅途上一個非常美好的回憶！參考文獻[1] 陳必群. EDA技術與項目訓練[M] ，常州：常州信息職業(yè)技術學院，2009年.[2] 王鳳英. 基于FPGA的數字頻率計設計與仿真[J]，科技資訊,，2008，15（8）：1—10. [3] 譚會生,[M]，電子科技大學出版社,2001年. [4] 張凱,[M]，北京：國防工業(yè)出版社,2004年. [5] 劉玉良，李玲玉，：用EDA方法設計數字系統(tǒng)的靈活性[D]，2002年. [6] .[M]，西安：西安電子科技大學出版社，2000年. 答謝辭本課程設計的制作過程是在朱幼娟老師的指導下進行的。由于本人水平有限，在做課程設計的過程中，老師給予我很多的指導并提出了許多的寶貴意見，對我的一些看法以及錯誤的觀點予以及時糾正。使我在完成設計的同時，對學習的專業(yè)基礎知識做了一次系統(tǒng)的復習總結，并且對相關的學科有了一定的了解和認識，獲益非淺。我從老師那里學到的不僅僅是知識，更重要的是對事業(yè)忘我的追求、高度的使命感、責任感及和藹熱情的品質，這些將使我受益一生，并將激勵我不斷向前奮進。畢業(yè)設計（論文）成績評定表一、指導教師評分表（總分為70分）序 號考 核 項 目滿 分評 分1工作態(tài)度與紀律102調研論證103外文翻譯54設計（論文）報告文字質量105技術水平與實際能力156基礎理論、專業(yè)知識與成果價值157思想與方法創(chuàng)新5合計70指導教師綜合評語： 指導教師簽名： 年 月 日 二、答辯小組評分表（總分為30分）序 號考 核 項 目滿 分評 分1技術水平與實際能力52基礎理論、專業(yè)知識與成果價值53設計思想與實驗方法創(chuàng)新54設計（論文）報告內容的講述55回答問題的正確性10合計30答辯小組評價意見（建議等第）： 答辯小組組長教師簽名： 年 月 日三、系答辯委員會審定表1． 審定意見2．審定成績（等第）_____ ___ 系主任