【正文】 Q_Y=39。139。 0835 WHEN 0010010100000 = Q_Y=39。139。 0920 WHEN 0010011000000 = Q_Y=39。139。 0940 WHEN 0100000100101 = Q_Y=39。139。 1025 WHEN 0100000110101 = Q_Y=39。139。 1035 WHEN 0100010100000 = Q_Y=39。139。 1120 WHEN 0101000100000 = Q_Y=39。139。 1420 WHEN 0101000110000 = Q_Y=39。139。 1430 WHEN 0101010010101 = Q_Y=39。139。 1515 WHEN 0101010100101 = Q_Y=39。139。 1525 WHEN 0101100010000 = Q_Y=39。139。 1610 WHEN 0101100100000 = Q_Y=39。139。 1620 WHEN 0101110000101 = Q_Y=39。139。 1705 WHEN 0101110010101 = Q_Y=39。139。 1715 WHEN 0110000000000 = Q_Y=39。139。 1800 WHEN 0110010010000 = Q_Y=39。139。 1910 WHEN 0110011010101 = Q_Y=39。139。 1955 WHEN 1000000000101 = Q_Y=39。139。 2005 WHEN 1000010000000 = Q_Y=39。139。 2100 WHEN OTHERS= Q_Y=39。039。 END CASE。 END IF。 END PROCESS。 END a。其頂層圖如下圖所示：圖416 校園打鈴模塊頂層圖 打鈴時(shí)間調(diào)整模塊由于預(yù)設(shè)的時(shí)間和時(shí)鐘時(shí)間相同的時(shí)間是一分鐘，但是對(duì)于校園打鈴來說，一分鐘的時(shí)間明顯太長(zhǎng)了，所以需要打鈴時(shí)間調(diào)整模塊，以便于將時(shí)間調(diào)整為20s。其代碼如下所示：LIBRARY ieee。 USE 。ENTITY s20 ISPORT( QY,CLK: IN STD_LOGIC。 q_20s: out STD_LOGIC)。END s20。ARCHITECTURE a OF s20 ISBEGIN PROCESS(CLK) VARIABLE tmp: INTEGER RANGE 0 TO 63。 BEGIN IF CLK39。event AND CLK=39。139。 THEN IF QY=39。139。 THEN IF tmp=15 THEN tmp:=tmp+1。Q_20S=39。139。 ELSE tmp:=tmp+1。Q_20S=39。039。 END IF。 ELSE tmp:=0。Q_20S=39。039。 END IF。 END IF 。 END PROCESS 。END a。其頂層圖如下圖所示：圖417 響鈴時(shí)間調(diào)整模塊框圖 顯示電路設(shè)計(jì)與實(shí)現(xiàn)本系統(tǒng)需要同時(shí)顯示正常時(shí)鐘和鬧鈴顯示，所以需要一個(gè)切換信號(hào)。顯示選擇模塊的代碼如下圖所示：LIBRARY ieee。 USE 。ENTITY NOR_ARM_CTL ISPORT( k2: IN STD_LOGIC。 QSAI,QMAI,QHAI:IN INTEGER RANGE 0 TO 10。 QSBI,QMBI:IN INTEGER RANGE 0 TO 10。 QHBI:IN INTEGER RANGE 0 TO 10。 QH_ARM_A,QM_ARM_A: IN INTEGER RANGE 0 TO 10。 QH_ARM_B: IN INTEGER RANGE 0 TO 10。 QM_ARM_B: IN INTEGER RANGE 0 TO 10。 Q_HAO,Q_MAO,Q_SAO:OUT INTEGER RANGE 0 TO 10。 Q_HBO: OUT INTEGER RANGE 0 TO 10。 Q_MBO,Q_SBO : OUT INTEGER RANGE 0 TO 10)。END NOR_ARM_CTL。 ARCHITECTURE a OF NOR_ARM_CTL IS BEGIN Q_HAO=QHAI WHEN K2=39。139。 ELSE QH_ARM_A。 Q_HBO=QHBI WHEN K2=39。139。 ELSE QH_ARM_B。 Q_MAO=QMAI WHEN K2=39。139。 ELSE QM_ARM_A。 Q_MBO=QMBI WHEN K2=39。139。 ELSE QM_ARM_B。 Q_SAO=QSAI WHEN K2=39。139。 ELSE 0。 Q_SBO=QSBI WHEN K2=39。139。 ELSE 0。END a。另外，還需要譯碼電路，將數(shù)字轉(zhuǎn)換成LED碼，其代碼如下：library IEEE。use 。use 。use 。ENTITY seg1 IS PORT ( clk : IN std_logic。 rst : IN std_logic。 Q_HAO,Q_MAO,Q_SAO:IN INTEGER RANGE 0 TO 10。 Q_HBO: IN INTEGER RANGE 0 TO 10。 Q_MBO,Q_SBO : IN INTEGER RANGE 0 TO 10。 dataout : OUT std_logic_vector(7 DOWNTO 0)。 en : OUT std_logic_vector(7 DOWNTO 0))。 END seg1。ARCHITECTURE arch OF seg1 ISsignal div_t : std_logic_vector(24 downto 0 )。signal data4 : INTEGER RANGE 0 TO 10。signal dataout_xhdl1 : std_logic_vector(7 downto 0)。signal en_xhdl : std_logic_vector(7 downto 0)。begin dataout=dataout_xhdl1。 en=en_xhdl。 process(clk,rst) begin if(rst=39。039。)then div_t=0000000000000000000000000。 elsif(clk39。event and clk=39。139。)then div_t=div_t+1。 end if。 end process。****************Display*************** process(rst,clk,div_t(19 downto 17)) begin if(rst=39。039。)then en_xhdl=11111110。 elsif(clk39。event and clk=39。139。)then case div_t(19 downto 17) is when000= en_xhdl=11011111。 when001= en_xhdl=11101111。 when010= en_xhdl=11110111。 when011= en_xhdl=11111011。 when100= en_xhdl=11111101。 when101= en_xhdl=11111110。 when others = en_xhdl=11111110。 end case。 end if。 end process。process(en_xhdl,Q_HAO,Q_HBO,Q_MAO,Q_MBO,Q_SAO,Q_SBO)begin case en_xhdl is when 11011111= data4=Q_HBO。 when 11101111= data4=Q_HAO。 when 11110111= data4=Q_MBO。 when 11111011= data4=Q_MAO。 when 11111101= data4=Q_SBO。 when 11111110= data4=Q_SAO。 when 1011= data4=tthird。 when 0111= data4=tlast。 when others = data4=0。 end case。end process。process(data4)begin case data4 is WHEN 0 = dataout_xhdl1 = 11000000。 WHEN 1 = dataout_xhdl1 = 11111001。 WHEN 2 = dataout_xhdl1 = 10100100。 WHEN 3 = dataout_xhdl1 = 10110000。 WHEN 4 = dataout_xhdl1 = 10011001。 WHEN 5 = dataout_xhdl1 = 10010010。 WHEN 6= dataout_xhdl1 = 10000010。 WHEN 7 = dataout_xhdl1 = 11111000。 WHEN 8 = dataout_xhdl1 = 10000000。 WHEN 9 = dataout_xhdl1 = 10010000。 WHEN OTHERS = dataout_xhdl1 = 00000011。 END CASE。 END PROCESS。end arch。整體模塊圖如下所示：圖418 數(shù)碼管位選實(shí)現(xiàn)電路顯示模塊總的仿真圖如下所示：圖419 顯示模塊仿真波形圖5 結(jié)論與研究展望 結(jié)論數(shù)字鐘設(shè)計(jì)重在于按鍵的控制和各個(gè)模塊代碼的編寫，雖然能把鍵盤接口和各個(gè)模塊的代碼編寫出來，并能正常顯示，但對(duì)于各個(gè)模塊的優(yōu)化設(shè)計(jì)還有一定的缺陷和不足。將設(shè)計(jì)程序下載到實(shí)驗(yàn)箱上運(yùn)行調(diào)試后，最終結(jié)果與預(yù)期效果基本一致，時(shí)、分、秒能夠正常計(jì)數(shù)并能由控制鍵分別顯示，定時(shí)鬧鐘和校園打鈴功能正常?？偟膩碚f，通過這次的設(shè)計(jì)實(shí)驗(yàn)更進(jìn)一步地增強(qiáng)了實(shí)驗(yàn)的動(dòng)手能力，對(duì)數(shù)字鐘的工作原理也有了更加透徹的理解，更進(jìn)一步地熟悉有關(guān)數(shù)字電路的知識(shí)和具體應(yīng)用，學(xué)會(huì)了利用Quartus II軟件進(jìn)行原理圖的繪制，硬件描述語(yǔ)言VHDL的編寫，程序的仿真等工作。并能根據(jù)仿真結(jié)果分析設(shè)計(jì)的存在的問題和缺陷，從而進(jìn)行程序的調(diào)試和完善。在設(shè)計(jì)電路中，往往是先仿真后連接實(shí)物圖，但有時(shí)候仿真和電路連接并不是完全一致的，例如在對(duì)具體模塊的仿真的過程中，往往沒有考慮到整體設(shè)計(jì)的層面以及與上下模塊接口的設(shè)計(jì)。再加上器件對(duì)信號(hào)的延時(shí)等問題，實(shí)際下載到實(shí)驗(yàn)箱上后會(huì)出現(xiàn)一系列的問題，因此仿真圖和電路連接圖還是有