【導讀】設計并實現(xiàn)6位數(shù)字頻率計，實現(xiàn)對輸入信號的頻率測量，測量帶寬1HZ-1MHZ。學習可編程邏輯器件開發(fā)工具Max+plusII的使用，計數(shù)器，計說明書，課程設計答辯。課程設計任務書·······························································································I

　　

【正文】 SIGNAL count_4 : std_logic_vector(3 downto 0)。 BEGIN qa=count_4(0)。 qb=count_4(1)。 qc=count_4(2)。 qd=count_4(3)。 PROCESS (clk,clr) BEGIN IF (clr=39。139。) then count_4=0000。 ELSIF (clk39。EVENT AND clk = 39。139。) THEN IF en= 39。139。 THEN if(count_4=1001) then count_4=0000。 else count_4 = count_4 +1。 end if。 end if。 end if。 end process。 END count_a。 2 計數(shù)器仿真波形圖如圖 41 所示 圖 42 十進制 計數(shù)器仿真波形圖 clk 是時鐘信號， clr 是清零端， en 使能端， i 輸出信號 基于 CPLD 的數(shù)字頻率計設計 14 如圖示 qd、 qc、 qb、 qa 的狀態(tài)從 000000010010001101000101011001111000 10010000 可看出此是十進制計數(shù)器，對 CD4060 芯片輸出頻率進行計數(shù)。 數(shù)據(jù)鎖存器電路設計 鎖存器廣泛用于計算機與數(shù)字系統(tǒng)的 輸入緩沖電路，其作用是將輸入信號暫時寄存，等待處理，這一方面因為計算機或數(shù)字系統(tǒng)的操作都是有序進行的，通常不可能信號一到即刻處理，另一方面，也可防止輸入信號的各個位到達時間不一致造成競爭與險象。 計數(shù)器對 CD4060 分出的頻率進行計數(shù)，送到鎖存器進行鎖存，以便計數(shù)器再對外來脈沖進行計數(shù)。 鎖存器是一種對脈沖電平敏感的存儲單元電路， 輸 出端的狀態(tài)不會隨輸入端的狀態(tài)變化而變化，只有在有鎖存信號時輸入的狀態(tài)被保存到輸出，直到下一個鎖存信號到來時才改變。通常只有0 和 1 兩個值。 圖 43 鎖存器的電路原理圖 圖 44 鎖存器的圖元模塊 在 LED 和數(shù)碼管顯示方面，要維持一個數(shù)據(jù)的顯示，往往要持續(xù)的快速的刷新。尤其是在四信息與控制工程學院硬件課程設計說 明書 15 段八位數(shù)碼管等這些要選通的顯示設備上。在人類能夠接受的刷新頻率之內(nèi)，大概每三十毫秒就要刷新一次。這就大大占用了處理器的處理時間，消耗了處理器的處理能力，還浪費了處理器的功耗。 鎖存器的使用可以大大的緩解處理器在這方面的壓力。當處理器把數(shù)據(jù)傳輸?shù)芥i存器并將其鎖存后，鎖存器的輸出引腳便會一直保持數(shù)據(jù)狀態(tài)直到下一次鎖存新的數(shù)據(jù)為止。這樣在數(shù)碼管的顯示內(nèi)容不變之前，處理器的處理時間和 IO 引腳便可以 釋放?？梢钥闯?，處理器處理的時間僅限于顯示內(nèi)容發(fā)生變化的時候，這在整個顯示時間上只是非常少的一個部分。而處理器在處理完后可以有更多的時間來執(zhí)行其他的任務。這就是鎖存器在 LED 和數(shù)碼管顯示方面的作用 :節(jié)省了寶貴的MCU 時間。 鎖存器的源程序 library ieee。 use 。 entity lock is port (l: in std_logic。 a4,a3,a2,a1,a0:in std_logic_vector(3 downto 0)。 q4,q3,q2,q1,q0:out std_logic_vector(3 downto 0))。 end lock。 architecture lock_arc of lock is begin process(l) variable t4,t3,t2,t1,t0:std_logic_vector(3 downto 0)。 begin if l39。event and l=39。039。 then t4:=a4。 t3:=a3。 t2:=a2。 t1:=a1。 t0:=a0。 end if。 q4=t4。 q3=t3。 q2=t2。 q1=t1。 q0=t0。 end process。 基于 CPLD 的數(shù)字頻率計設計 16 第五章顯示系統(tǒng)的設計 顯示電路模塊的原理 顯示子程序將存放在鎖存器的數(shù)值送往數(shù)碼管上顯示出來， 用四路數(shù)據(jù)選擇 從多路輸入數(shù)據(jù)（ BCD 碼）中選擇其中 1 路送到輸出端， 由譯碼顯示器驅動 LED 顯示十進制數(shù)。四路數(shù)據(jù)由四個 LED 分別顯示，由顯示控制譯碼器負責 選通，數(shù)據(jù)選擇器和顯示控制譯碼器由數(shù)據(jù)選通信號 實現(xiàn)同步傳輸和顯示。 利用數(shù)據(jù)選擇器的分時傳輸功能，可分別傳送四組 8421BCD 碼，并進行譯碼顯示。一般一個數(shù)碼管需要一個七段譯碼顯示器，利用數(shù)據(jù)選擇器和顯示控制譯碼器組成動態(tài)顯示，則若干個數(shù)碼管可共用一片七段譯碼顯示器。 圖 51 顯示模塊電 路 數(shù)據(jù)選擇器單元電路設計 數(shù)據(jù)選擇器能夠從來自不同地址的多路數(shù)字信息中任意選出所需要的一路信息作為輸出的組合電路。數(shù)據(jù)選擇器有多個輸入，一個輸出。其功能類似于單刀多擲開關，故又稱為 多路開關（ MUX ）。在控制端的作用下可從多路并行數(shù)據(jù)中選擇一路送輸出端。數(shù)據(jù)選擇器的主要用途是實現(xiàn)多路信號的分時傳送、實現(xiàn)組合邏輯函數(shù)、進行數(shù)據(jù)的串 — 并轉換等。 數(shù)碼管工作原理是動態(tài)掃描，即某一時刻只有 1 位 LED 被選通顯示，其余的位則是熄滅的，由于時間太短人們的眼睛無法看清，實際看到的顯示結果，則是 4 位穩(wěn)定的同時顯 示的字符，故應用數(shù)據(jù)選擇器進行數(shù)碼管片選，將相應的數(shù)據(jù)送出，通過數(shù)碼管顯示。 數(shù)據(jù)選擇器的程序 library ieee。 use 。 信息與控制工程學院硬件課程設計說 明書 17 entity mux4 is port( d0,d1,d2,d3:in std_logic_vector(3 downto 0)。 sel:in std_logic_vector(1 downto 0)。 y:out std_logic_vector(1 downto 0)。 end。 architecture halarch of mux4 is begin with sel select y=d0 when 00, d1 when 01, d2 when 10, d3 when others。 end。 譯碼器單元電路設計 譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進行翻譯，變成相應的狀態(tài)，輸出通道中相應的一路有信號輸出。 在數(shù)字系統(tǒng)中，常常需要將運算結果用人們習慣的十進制顯示出來，這就要用到顯示譯碼器。顯示譯碼器主要用來驅動各種顯示器件，如 LED、 LCD 等，從而將二進制代碼 表示的數(shù)字、文字、符號“翻譯”成人們習慣的形式，直觀地顯示出來。 本設計分頻結果有 4 位顯示器顯示 譯碼器主要完成十進制數(shù)到 7 段顯示碼的譯碼，譯碼可以有多種實現(xiàn)方式，實驗中使用 VHDL語言編程實現(xiàn)，形成顯示譯碼模塊，供其他模塊調(diào)用。 表 51 譯碼器真值表 十進制數(shù) BCD碼 g f e d c b a 0 0000 0 1 1 1 1 1 1 1 0001 0 0 0 0 1 1 0 2 0010 1 0 1 1 0 1 1 3 0011 1 0 0 1 1 1 1 4 0100 1 1 0 0 1 1 0 5 0101 1 1 0 1 1 0 1 6 0110 1 1 1 1 1 0 1 7 0111 0 0 0 0 1 1 1 8 1000 1 1 1 1 1 1 1 9 1001 1 1 0 1 1 1 1 基于 CPLD 的數(shù)字頻率計設計 18 1 譯碼器源程序設計： LIBRARY ieee。 USE 。 ENTITY yimaqi IS PORT ( a,b,c,d : IN STD_LOGIC。 y : OUT STD_LOGIC_vector(6 downto 0 ) )。 END yimaqi 。 ARCHITECTURE ym OFyimaqi IS signal indata: std_logic_vector (3 downto 0)。 BEGIN indata=damp。camp。bamp。a。 process(indata) begin case indata is when 0000=y=0111111。 gfedcba when 0001=y=0000110。 when 0010=y=1011011。 when 0011=y=1001111。 when 0100=y=1100110。 when 0101=y=1101101。 when 0110=y=1111101。 when 0111=y=0000111。 when 1000=y=1111111。 when 1001=y=1101111。 when others=y=0000000。 end case。 end process 。 END ym。 2 譯碼器仿真波形圖如圖 52 所示 信息與控制工程學院硬件課程設計說 明書 19 圖 52 譯碼器仿真波形圖 如圖 42 七段碼顯示與輸出的對應關系 03F、 10 25B、 34F、 46 56D、 67D、 77D、80 96F，譯碼器的功能就是將每個輸入的二進制代碼譯成對應的高低電平信號驅動數(shù)碼管顯示 基于 CPLD 的數(shù)字頻率計設計 20 結論 本次實習讓我們體味到設計 電路 、連接電路、調(diào)測電路過程中的樂苦與甜。設計是我們將來必需的技能，這次實習恰恰給我們提供了一個應用自己所學知識的機會，從到圖書館查找資料到對電路的設計對電路的調(diào)試再到最后電路的成型，都對我所學的知識進行了檢驗。 在 設計 的過程中發(fā)現(xiàn)了以前學的數(shù)字電路的知識掌握的不牢。同時在設計的過程中，遇到了一些以前沒有見到過的 元件 ，但是通過查找資料來學 習這些元件的功能和使用。剛開始設計的時候，由于控制電路這部分比較難搞定，所以在連接電路的時候，就會停下來設計控制電路，為了提高效率，在實際的操作中，先連好 設計電源 電路 、 分頻電路 ， 測試通過后，再把顯示電路和計數(shù)電路連好， 先檢測數(shù)碼管腳，最后調(diào)試 。 在調(diào)試分頻器 CD4060 時無法下載程序，檢查管腳連接沒有錯誤，又逐一檢查連接的線路的導通情況，發(fā)現(xiàn) CD4060 的 16 腳在連接 +5V 時虛焊了。最后在調(diào)試時又發(fā)現(xiàn)數(shù)碼管顯示和示波器顯示的頻率不同，檢查程序中管腳設置沒有找出錯誤，然后檢查電路才發(fā)現(xiàn)自己把數(shù)碼管的 g 和 f 的引 腳顛倒了。在同學的電路中有的晶振不振，有的數(shù)碼管太暗，在他們找不出錯誤時我會主動幫他們檢查，我認為在檢查電路時能學會很多東西，然后能長久的記住這樣的錯誤和一些在實踐中發(fā)現(xiàn)而在書本中無法學會的知識。 制作過程是一個考驗人耐心的過程，不能有絲毫的急躁，馬虎，對電路的調(diào)試要一步一步來，不能急躁，因為是在電腦上調(diào)試，比較慢，又要求我們有一個比較正確的調(diào)試方法，像把頻率調(diào)準等等。這又要我們要靈活處理，在不影響試驗的前提下可以加快進度。 通過三周的實習，我們基本實現(xiàn)實習目標，同組的同學能夠互相合作，從硬件電路圖設計到復雜的軟件調(diào)試，再到親手用烙鐵焊接電路及最后的調(diào)整都表現(xiàn)了對實習的熱情。由于動手能力、分析問題和解決問題能力有限，所以需要老師經(jīng)經(jīng)心指導，特此由衷表示對指導老師的感謝。 信息與控制工程學院硬件課程設計說 明書 21 參考文獻 [1] 翟玉文，梁偉，艾學忠等 .電子設計與實踐 [M].北京：中國電力出版社， [2] 宋萬杰，羅豐，吳順君 .CPLD技術及應用 [M].西安：西安電子科技大學 , [3] 康華光 .電子技術基礎 數(shù)字部分（第五版） [M]．北京：高等教育出版社， [4] 童詩白，華成英 . 模擬電子技術基礎 .北京： 高等教育出版社， [5] 閻石 .數(shù)字電子技術基礎 .北京：高等教育出版社， [6] 宋萬杰，羅豐，吳順君 .CPLD技術及應用 [M].西安：西安電子科技大學 ,2020 年 [7] 陳賾，朱如琪．在系統(tǒng)可編程技術實踐教程 ．科學出版社， 2020. [8] 張毅剛，彭喜元，董繼成。單片機原理及應用 .北京：高等教育出版， 2020. 基于 CPLD 的數(shù)字頻率計設計 22 附錄