基于cpld的數(shù)字頻率計(jì)設(shè)計(jì)(編輯修改稿)
2024-12-23 22:05 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 電路模塊的原理 16 數(shù)據(jù)選擇器單元電路設(shè)計(jì) 16 譯碼器單元電路設(shè)計(jì) 17 譯碼器設(shè)計(jì)方案 17 譯碼器程序及 仿真波形 18 結(jié)論 20 參考文獻(xiàn) 21 附錄 22 信息與控制工程學(xué)院硬件課程設(shè)計(jì)說(shuō) 明書 1 第 1 章 緒論 課程設(shè)計(jì)目的 課程設(shè)計(jì)是大學(xué)生將理論聯(lián)系實(shí)踐的重要紐帶，是對(duì)學(xué)生進(jìn)行的一次綜合性專業(yè)設(shè)計(jì)的訓(xùn)練。通過(guò)課程設(shè)計(jì)以利于學(xué)生獲得以下幾方面能力。 1．鞏固學(xué)生相關(guān)專業(yè)課理論知識(shí)，培養(yǎng)學(xué)生設(shè)計(jì)、繪圖、計(jì)算機(jī)應(yīng)用、文獻(xiàn)查閱、報(bào)告撰寫等基本技能； 2．著力培養(yǎng)學(xué)生的、創(chuàng)新意識(shí)、嚴(yán)肅認(rèn)真的治學(xué)態(tài)度和嚴(yán)謹(jǐn)求實(shí)的工作作風(fēng)； 3. 努力提高學(xué)生實(shí)踐動(dòng)手能力及獨(dú)立分析和解決工程實(shí)際問(wèn)題的能力； 表 11 使用的器件 名稱 型號(hào) 數(shù)量 可編程邏輯器件 EPM71288LC8415 1 插座 PLCC84 1 數(shù)碼管 共 陽(yáng) 4 實(shí)驗(yàn)板 200?150 1 無(wú)源晶振 6MHZ 1 電容 2200uF 1 電容 100uF 1 電容 — 2 整流橋 — 1 三極管 9012 4 管座 DIP DIP20 各 1個(gè) 電阻 1k 16 總體結(jié)構(gòu)框圖 圖 11 結(jié)構(gòu)框圖 鎖存器 顯示系統(tǒng) 門控 十進(jìn)制計(jì)數(shù)器 CLK 基于 CPLD 的數(shù)字頻率計(jì)設(shè)計(jì) 2 本設(shè)計(jì)主要以數(shù)字器件為核心，主要分為時(shí)基電路、計(jì)數(shù)電路、鎖存電路、譯碼顯示電路這四部分。上圖結(jié)構(gòu)框圖是整個(gè)實(shí)驗(yàn)的設(shè)計(jì)思路，本實(shí)驗(yàn)是將 6MHZ 的頻率進(jìn)行分頻，而分頻的結(jié)果數(shù)碼管顯示出來(lái)。本實(shí)驗(yàn)中的 EPM7128SLC8415 內(nèi)無(wú)晶振既無(wú)時(shí)鐘源，則以 CD4060 時(shí)鐘源取得不同量程所需要的時(shí)間基準(zhǔn)信號(hào)，實(shí)現(xiàn)量程控制。十進(jìn)制計(jì)數(shù)器對(duì)輸入的時(shí)鐘脈沖當(dāng)其高電平時(shí)，計(jì)數(shù)器計(jì)數(shù)，低電平時(shí)，計(jì)數(shù)器處于保持狀態(tài)，數(shù)據(jù)送入鎖存器進(jìn)行鎖存顯示。然后對(duì)計(jì)數(shù)器清零，準(zhǔn)備下一次計(jì)數(shù)。 鎖存器用來(lái)儲(chǔ)存有效計(jì)數(shù)值，以穩(wěn)定輸出，由 四路數(shù)據(jù)選擇 從多路輸入數(shù)據(jù)（ BCD 碼）中選擇其中 1 路送到輸出端， 由譯碼顯示器驅(qū)動(dòng) LED 顯示十進(jìn)制數(shù) 。 可編程邏輯器件 CPLD 的簡(jiǎn)介 最早的可編程邏輯器件 PLD 誕生于 20 世紀(jì) 70 年代 。其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計(jì)比純硬件的數(shù)字電路具有很強(qiáng)的靈活性，但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路為彌補(bǔ) PLD 只能設(shè)計(jì)小規(guī)模電路這一缺陷。于是 20 世紀(jì) 80 年代中期，推出了復(fù)雜可編程邏輯器件 CPLD。目前應(yīng)用已深入網(wǎng)絡(luò)、儀器儀表、汽車電子、數(shù)控機(jī)床、航天測(cè)控設(shè)備等方面。 CPLD 的特點(diǎn) CPLD 具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn) (一般在 10,000 件以下 )之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成的電路的場(chǎng)合均可應(yīng)用 CPLD 器件。 CPLD的 芯片介紹 1． ALTERA 公司的 FLEX10K10 系列采用 m CMOS SRAM 或 m CMOS SRAM(10K10E 系列 )集成電路制造工藝制造。具有 7000— 31000 個(gè)可用門、 6144 位 RAM、 720 個(gè)觸發(fā)器和 150 最大 I/O 數(shù)。該系列芯片采用 或 5V 的電源電壓，由 ALTERA MAX+PLUS 軟件提供開發(fā)支持。該系列芯片有 84 到 562 個(gè)引腳的各種封裝。由 ALTERA MAX+PLUS 軟件提供開發(fā)支持。 2． ALTERA 公司 MAX 系列包括 MAX3000/5000/7000/9000 等品種，集成度在幾百門至數(shù)萬(wàn)門之間，采用 EPROM 和 EEPROM 工藝，所有 MAX7000/9000 系列器件都支持 ISP 和 JTAG 邊界掃描測(cè)試功能。 MAX7000 宏單元數(shù)可達(dá) 256 個(gè)（ 12020 門），價(jià)格便宜，使用方便。 E、 S 系列工作電壓為 5V，A、 AE 系列工作電壓為 電壓， B 系列為 電壓。 MAX9000 系列是 MAX7000 的有效宏單元和 FLEX8000 的高性能、可預(yù)測(cè)快速通道互連相結(jié)合的產(chǎn)物，具有 600012020 個(gè)可用門（ 1202024000 個(gè)有效門）。 3． Xilinx 公司的 CPLD 器件系列主要有 XC7200 系列、 XC7300 系列、 XC9500 系列。 信息與控制工程學(xué)院硬件課程設(shè)計(jì)說(shuō) 明書 3 CPLD 的開發(fā)應(yīng)用 在 CPLD 的開發(fā)應(yīng)用中選型，必須從以下幾個(gè)方面來(lái)考慮： 1．應(yīng)用需要的邏輯規(guī)模 應(yīng)用需要的邏輯規(guī)模，首先可以用于選擇 CPLD 器件還是 FPGA 器件。 CPLD 器件的規(guī)模在10 萬(wàn)門級(jí)以下，而 FPGA 器件的規(guī)模已達(dá) 1000 萬(wàn)門級(jí)，兩者差異巨大。 10 萬(wàn)門級(jí)以上，不用考慮，只有選擇 FPGA 器件；在萬(wàn)門以下， CPLD 器件是首選，因?yàn)樗恍枧渲闷骷?，?yīng)用方便，成本低，結(jié)構(gòu)簡(jiǎn)單，可靠性高；在上萬(wàn)門級(jí)， CPLD 器件和 FPGA 器件邏輯規(guī)模都可用的情況下，需要考慮其他因數(shù)，在 CPLD 器件和 FPGA 器件之間作出權(quán)衡，如速度、加密、芯片利用率、價(jià)格等。 2．可靠性的高低 可靠性是產(chǎn)品最關(guān)鍵的特性之一，結(jié)構(gòu)簡(jiǎn)單，質(zhì)量水平高，可靠性就高。 CPLD 器件構(gòu)造的系統(tǒng)，不用配置器件，具有較高的可靠性；質(zhì)量等級(jí)高的產(chǎn)品，具有較高的可靠性；環(huán)境等級(jí)高的型號(hào) 產(chǎn)品，如軍用（ M 級(jí)）產(chǎn)品具有較高的可靠性。 3．功耗的比較 功耗通常由電壓也可反應(yīng)出來(lái)，功耗越低，電壓也越低，一般來(lái)說(shuō)，要選用低功耗、低電壓的產(chǎn)品。 4．對(duì)于應(yīng)用的速度要求 速度是 PLD 的一個(gè)很重要的性能指標(biāo)，各機(jī)種都有一個(gè)典型的速度指標(biāo)，每個(gè)型號(hào)都有一個(gè)最高工作速度，在選用前，都必須了解清楚。設(shè)計(jì)要求的速度要低于其最高工作速度，尤其是 Xilinx公司的 FPGA 器件，由于其采用統(tǒng)計(jì)型互連結(jié)構(gòu)，時(shí)延不確定性，設(shè)計(jì)要求的速度要低于其最高工作速度的三分之二。 5．價(jià)格的比較 要盡量選用價(jià)格低廉，易于購(gòu)得的產(chǎn)品。 基于 CPLD 的數(shù)字頻率計(jì)設(shè)計(jì) 4 第 2 章 主要電路設(shè)計(jì) EPM7128SLC8415 電路設(shè)計(jì) EPM7128SLC8415 芯片結(jié)構(gòu) 圖 21 EPM7128SLC8415 型芯片 EPM7128SLC84 是 Altera 公司開發(fā)的 CPLD 器件，屬于 MAX 7000S 系列通用型可編程器件的一種。能有效地提高了芯片資源的利用效率，芯片內(nèi)部 EEPROM 存儲(chǔ)編
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1