freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于fpga的直流電機(jī)控制設(shè)計(jì)論文-資料下載頁

2025-06-22 01:04本頁面
  

【正文】 加減計(jì)數(shù)器CNTA在脈沖CLK2的作用下,每來一個(gè)脈沖,計(jì)數(shù)器CNTA加1,U_D=0時(shí),每來一個(gè)脈沖,計(jì)數(shù)器CNTA減1。使能端EN1設(shè)定計(jì)數(shù)器值的初值,當(dāng)EN1由1變?yōu)?的時(shí)候,無論U_D如何表化計(jì)數(shù)器的值都不會(huì)發(fā)生變化,這樣就完成了計(jì)數(shù)器的設(shè)定值。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 27 頁 共 37 頁 CNTA代碼封裝 。 CNTA仿真圖形 CNTB代碼封裝及仿真 CNTB是一個(gè)簡單的5位二進(jìn)制計(jì)數(shù)器,它的工作原理和CNTA的原理很相似,只是在CNTA的時(shí)鐘端加了一個(gè)使能端EN1控制其加減的方向。而CNTB的時(shí)鐘端沒有加使能端,所以每來一個(gè)脈沖計(jì)數(shù)器加1,因?yàn)镃NTB是一個(gè)5位的二進(jìn)值計(jì)數(shù)器,所以當(dāng)計(jì)數(shù)器的值當(dāng)大于32時(shí),計(jì)數(shù)器又重新從0開始記數(shù),從而產(chǎn)生周期性的線性增加的鋸齒波。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 28 頁 共 37 頁 CNTB的代碼封裝 。 CNTB元件仿真圖形 數(shù)字比較器部分 數(shù)字比較器是產(chǎn)生PWM波形的核心組成部件,可控的加減計(jì)數(shù)器CNTA和5位二進(jìn)制計(jì)數(shù)器CNTB同時(shí)加數(shù)字比較器bijiaoqi兩端作為兩路輸入信號(hào),當(dāng)計(jì)數(shù)器CNTB輸出值小于細(xì)分計(jì)數(shù)器CNTA輸出的規(guī)定值時(shí), 比較器輸出高電平。 當(dāng)CNTB輸出值大于細(xì)分計(jì)數(shù)器CNTA輸出的規(guī)定值時(shí), 比較器輸出低電平。改變細(xì)分計(jì)數(shù)器的設(shè)定值, 就可以改變PWM輸出信號(hào)的占空比。為了便于觀察防真波形,在CNTB的輸出加上B[4..0]。 。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 29 頁 共 37 頁 比較器代碼封裝。 比較器仿真圖形 細(xì)分計(jì)數(shù)器CNTA是一個(gè)雙向計(jì)數(shù)器, 可以進(jìn)行加減計(jì)數(shù),由U_D控制其加/減計(jì)數(shù)方向, CLK是計(jì)數(shù)時(shí)鐘輸入端。為了便于連續(xù)變速控制, 在計(jì)數(shù)器的CLK端通過“與”門, 加入了CLK2外部變速控制附加時(shí)鐘, 并由EN1信號(hào)制是否允許變速。在本次設(shè)計(jì)中直流電機(jī)轉(zhuǎn)速進(jìn)行了32級細(xì)分。細(xì)分計(jì)數(shù)器的初值我設(shè)為08H,也就是十進(jìn)值的8,當(dāng)計(jì)數(shù)器CNTB的值小于8時(shí),AGB輸出高電平;當(dāng)計(jì)數(shù)器CNTB的值大于8時(shí),AGB的輸出值為低電平,從而產(chǎn)生PWM波形。比較器與CNTA,CNTB,與門正確連接后,便輸出PWM波形。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 30 頁 共 37 頁 數(shù)字比較器輸出仿真圖形 控制模塊FPGA中的工作/停止控制和正/反轉(zhuǎn)方向控制電路,其兩個(gè)二選一多路選擇器加上兩個(gè)與門根據(jù)邏輯原理組合而成。START鍵通過“與”門控制PWM輸出,實(shí)現(xiàn)對電機(jī)的工作/停止控制。當(dāng)START端接高電平時(shí),表示電源接通,電機(jī)開始運(yùn)轉(zhuǎn);當(dāng)START端接低電平時(shí),電機(jī)停止運(yùn)轉(zhuǎn)。Z/F鍵控制選擇PWM波形是從正端Z進(jìn)入H橋,還是從負(fù)端F進(jìn)入H橋,以控制電機(jī)的旋轉(zhuǎn)方向。當(dāng)Z/F=1時(shí)PWM輸出波形從正端Z進(jìn)入H橋電機(jī)正轉(zhuǎn)。當(dāng) Z/F =0時(shí)PWM輸出波形從負(fù)端F進(jìn)入H橋,電機(jī)反轉(zhuǎn)。 控制電路邏輯圖。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 31 頁 共 37 頁 控制電路仿真波形當(dāng)start=1時(shí),與門打開,允許電機(jī)工作。當(dāng)start=0時(shí),與門關(guān)閉,電機(jī)停止轉(zhuǎn)動(dòng)。 控制電路啟動(dòng)/停止仿真 FPGA內(nèi)部邏輯電路的仿真 正/反轉(zhuǎn)控制仿真 鍵盤z_f是電機(jī)的方向控制鍵。當(dāng)要求電機(jī)正轉(zhuǎn)時(shí),只需要按下鍵z_f,表示z_f輸出高電平,即z_f=1,PWM輸出波形從正端Z進(jìn)入H橋,電機(jī)正轉(zhuǎn)。當(dāng)鍵z_f松開時(shí),即z_f=0,PWM輸出波形從負(fù)端F進(jìn)入H橋,電機(jī)反轉(zhuǎn)。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 32 頁 共 37 頁 電機(jī)正轉(zhuǎn) 電機(jī)反轉(zhuǎn) 啟動(dòng)/停止控制仿真Start鍵是電機(jī)的啟動(dòng)鍵,當(dāng)按下start鍵時(shí),start=1,電機(jī)進(jìn)入運(yùn)行狀態(tài)。反之,start=0,電機(jī)停止。 啟動(dòng)仿真圖形 停止仿真圖形 加/減速仿真鍵盤EN1控制電機(jī)是否允許變速。所以通過改變EN1便可以改變設(shè)定值H[4..0]的值,也就是設(shè)定值的初值,從而改變了直流電機(jī)的占空比,改變直流電機(jī)的速度達(dá)到調(diào)速的目的。因?yàn)镃NTB是5位的計(jì)數(shù)器,所在本設(shè)計(jì)中直流電機(jī)轉(zhuǎn)速細(xì)分為32級。,同理通過按鍵EN1改變H[4..0]、 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 33 頁 共 37 頁的PWM仿真波形,、,電機(jī)的速度在逐漸的增加。所以通過改變EN1的值可以改變直流電機(jī)的PWM占空比,從而改變直流電機(jī)的速度。反之減速同理[16]。 H[4..0]=02H仿真圖形 H[4..0]=04H仿真圖形 H[4..0]=08H仿真圖形 仿真結(jié)果分析從以上的仿真圖形可以看出,本設(shè)計(jì)中的各項(xiàng)功能夠很好的實(shí)現(xiàn)。在時(shí)鐘脈沖的作用下,計(jì)數(shù)器CNTA和CNTB都能按照事先設(shè)定好的規(guī)則進(jìn)行計(jì)數(shù)。CNTA是可控的加減計(jì)數(shù)器,u_d控制其計(jì)數(shù)的方向,EN1用于設(shè)定其初值,當(dāng)EN1由高電平變?yōu)榈碗娖綍r(shí),就完成了設(shè)定值。CNTB是5位二進(jìn)制計(jì)數(shù)器,其在時(shí)鐘脈沖CLK0的作用下一直加數(shù),當(dāng)它加到32時(shí)就自動(dòng)返回到0再重新加數(shù)。兩路計(jì)數(shù)器同時(shí)加到數(shù)字比較器bijiaoqi上,當(dāng)CNTB的值小于設(shè)定值時(shí),數(shù)字比較器輸出高電平,當(dāng)CNTB的值大于設(shè)定值時(shí),數(shù)字比較器輸出低電平。因此改變設(shè)定值的大小就可以改變PWM波形的大小,也就是完成了電機(jī)的調(diào)速。Z_F是電機(jī)的方向按鍵,選擇PWM波形的進(jìn)入方向,當(dāng)其為1時(shí),電機(jī)正轉(zhuǎn),反之,反轉(zhuǎn)。至于電機(jī)的控制,是在它的輸入端加上兩個(gè)與門來控制電機(jī)的啟動(dòng)與停止。其具體的操作如下:當(dāng)按下鍵Z_F鍵,電機(jī)正轉(zhuǎn)(),松開鍵時(shí),電機(jī)反轉(zhuǎn)()。當(dāng)按下鍵START時(shí),電機(jī)開始工作(),松開時(shí),電機(jī)停止工作()。通過按鍵EN1的閉合與斷開可以改變H[]的值(,),從而改變直流電機(jī)的PWM占空比,達(dá)到改變直流電機(jī)速度的目的[16]。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 34 頁 共 37 頁 本章小結(jié) 本章首先描述了FPGA內(nèi)部邏輯電路的組成。然后詳細(xì)講解了整個(gè)電路被分成若干個(gè)模塊,并分別進(jìn)行了仿真。最后對FPGA整個(gè)電路進(jìn)行了仿真,包括啟動(dòng)/停止,加速/減速等。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 35 頁 共 37 頁 結(jié) 論對于直流電機(jī)的控制設(shè)計(jì),可以利用的主要有三種方法,分別是模擬電路的方法、單片機(jī)的方法和應(yīng)用專用邏輯電路的方法。對于模擬電路方法目前已經(jīng)很少采用,最常用的是單片機(jī)的方法,本論文是基于應(yīng)用專用邏輯電路的方法而展開設(shè)計(jì)的。目前很少采用FPGA對步進(jìn)電機(jī)進(jìn)行控制設(shè)計(jì),本論文采用了此先進(jìn)的技術(shù)對直流電機(jī)進(jìn)行控制設(shè)計(jì),設(shè)計(jì)了一個(gè)功能完善的全數(shù)字步進(jìn)電機(jī)控制系統(tǒng)。本設(shè)計(jì)采用VHDL設(shè)計(jì)FPGA 脈寬調(diào)制控制方案, 計(jì)算機(jī)仿真和對直流電機(jī)控制的結(jié)果表明,該電路能有效地產(chǎn)生PWM 控制信號(hào)控制電機(jī)的轉(zhuǎn)速, 控制精度由FPGA 中的數(shù)字比較器決定。在本設(shè)計(jì)中,采用的數(shù)字比較器為5位, 若增加數(shù)字比較器的位數(shù), 就可以提高電機(jī)轉(zhuǎn)速的控制精度。電路中省去了D/A 轉(zhuǎn)換器使電路變得更加簡潔, 同時(shí)也降低控制器的成本。FPGA 內(nèi)部采用狀態(tài)機(jī)結(jié)構(gòu), 遇到干擾時(shí), 能很快從異常狀態(tài)轉(zhuǎn)入正常工作狀態(tài), 保證了控制系統(tǒng)具有高的可靠性。從以上的仿真中可以看出,基于FPGA的直流電機(jī)的控制能夠達(dá)到很好的預(yù)期效果。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 36 頁 共 37 頁 致 謝四年的讀書生活在這個(gè)季節(jié)即將劃上一個(gè)句號(hào),而對于我的人生卻只是一個(gè)逗號(hào),我將面對又一次征程的開始。四年的求學(xué)生涯在師長、親友的大力支持下,走得辛苦卻也收獲滿囊,在論文即將付梓之際,思緒萬千,心情久久不能平靜。首先要感謝我的導(dǎo)師劉曦老師,本論文從選題到完成,每一步都在劉老師的耐心指導(dǎo)下完成,傾注了導(dǎo)師大量的心血。劉老師嚴(yán)謹(jǐn)細(xì)致,一絲不茍的作風(fēng)一直是我學(xué)習(xí)的榜樣,他耐心的講解,給了我無盡的啟迪。劉老師對專業(yè)知識(shí)的淵博,高尚的師德,平易近人的品德對我有著深遠(yuǎn)的影響。在此,謹(jǐn)向劉老師表示崇高的敬意和衷心的感謝。在本次畢業(yè)設(shè)計(jì)中,劉老師在畢業(yè)設(shè)計(jì)的理解和設(shè)計(jì)方面給與了我大量的指導(dǎo)與幫助,為我提供了一個(gè)良好的精神氛圍,讓我學(xué)到了許多專業(yè)知識(shí),掌握了解決問題的方法,也獲得了實(shí)踐鍛煉的機(jī)會(huì)。 感謝我的爸爸媽媽,焉得諼草,言樹之背,養(yǎng)育之恩,無以回報(bào),你們永遠(yuǎn)健康快樂是我最大的心愿。在論文即將完成之際,不僅僅要感謝我的導(dǎo)師與父母,更有多少可敬的同學(xué)、朋友給了我無言的幫助,在這里請接受我誠摯謝意! 現(xiàn)在的自己已經(jīng)不再是剛進(jìn)大學(xué)時(shí)的那個(gè)小男生了,四年的磨礪讓我的肩頭多了一份責(zé)任和承擔(dān),已經(jīng)踏入社會(huì)開始工作的我,面臨的抉擇和困難也非常之多,但是不管前途多么的未知和艱難,我會(huì)毫無畏懼地前行。 本科畢業(yè)設(shè)計(jì)說明書(論文) 第 37 頁 共 37 頁參 考 文 獻(xiàn) [1] 喬廬峰,[M].北京:電子工業(yè)出版社,. [2] 潘松,[M].北京:北京科學(xué)出版社,2002:145146. [3] 張廣益,[M].重慶:重慶大學(xué)出版社,2006:247251. [4] Alter Digital Library[M].Altera,2002. [5] [D].北京:高等教育出版社,. [6] [D].內(nèi)蒙古:內(nèi)蒙古大學(xué),2005. [7] [D].陜西:西北工業(yè)大學(xué),2001. [8] [R].西安:高等教育出版社,2002. [9] [D].西安:西北工業(yè)大學(xué),2005. [10] [R].北京:北京理工大學(xué),2004. [11] [M].,. [12] [M].,2006:2326. [13] [M].:145. [14] 劉軍峰,[R].北京:北京理工大學(xué),2004. [15] 周潤景,圖雅, Ⅱ的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例[M].北京:電子工業(yè)出版社,2007. [16] [M].北京:電子工業(yè)出版社,2008.
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1