【正文】 數(shù) A、 B相加的器件。 ? 半加器的真值表 ? 邏輯表達式 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 A B =1 amp。 C= AB BAS ?? B A B A S ? ? 如用與非門實現(xiàn)最少要幾個門 ? C = AB ? 邏輯圖 由此畫出用與非門組成的半加器。 ABBABABABBAABBAABABABABAS ?????????????? )()(ABBABA ????amp。amp。amp。amp。amp。ABSCABABC ??邏輯電路圖 （ 2） 全加器（ Full Adder） 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，并根據(jù)求和結(jié)果給出該位的進位信號。 0 1 0 1 1 0 1 0 Si Ai Ci 1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci 1 Bi 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Ci Si Ci1 Bi Ai ? 你能用 74151\74138設計 全加器嗎 ? 1i1i1i1i1i CBAA B CCBACBACBAS???????1i1i1i CBAABBCACBAABC i)( ?????? S A B C i 1 Ci BA ? 1iCBA ?? AB 1iCBA )( ? ≥ 1 ? CO ? CO 于是可得全加器的邏輯表達式為 A B =1 amp。 C= AB BAS ?? 加法器的應用 ABC有奇數(shù)個 1時 S為 1； ABC有偶數(shù)個 1和全為 0時 S為 0。 用全加器組成三位二進制代碼 奇偶校驗器 用全加器組成八位二進制代碼 奇偶校驗器，電路應如何連接？ 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Ci Si Ci1 Bi Ai （ 1）串行進位加法器 ?如何用 1位全加器實現(xiàn)兩個四位二進制數(shù)相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? ?低位的進位信號送給鄰近高位作為輸入信號，采用串行進位加法器運算速度不高。 多位數(shù)加法器 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 S 0 S 1 S 2 S 3 C 3 C 0 C 1 C 2 FA 0 FA 1 FA 2 FA 3 0 定義兩個中間變量 Gi和 Pi ： Gi= AiBi （ 2）超前進位加法器 提高運算速度的基本思想：設計進位信號產(chǎn)生電路，在輸入每位的加數(shù)和被加數(shù)時，同時獲得該位全加的進位信號，而無需等待最低位的進位信號。 定義第 i 位的進位信號（ Ci ）： 1???? iiiiii C)BA(BACCi= Gi＋ Pi Ci1 1??? iii CPS)( iii BAP ??產(chǎn)生變量 傳輸變量 4位全加器進位信號的產(chǎn)生： C0= G0+P0 C1 C1= G1+P1 C0 C1 = G1+P1 G0+ P1P0 C1 C2= G2+P2 C1 C2 = G2+P2 G1+ P2 P1 G0+ P2 P1 P0C1 C3= G3+P3 C2 C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 G0+ P3P2 P1 P0C1 [Gi= AiBi Ci= Gi＋ Pi Ci1 ?)BA(piii ??可見：進位信號只與并行輸入的 Ai、 Bi有關， 而與前面的進位無關。 超前進位集成 4位加法器 74x283 A 3 B 2 A 2 B 1 A 1 B 0 A 0 C –1 74 HC 283 B 3 CO S 3 S 2 S 1 S 0 74HC283邏輯框圖 V CC B 3 S 3 CO A 2 S 2 A 3 B 2 1 2 3 4 5 6 7 8 9 10 1 1 12 1 3 14 15 1 6 S 1 B 0 C – 1 G N D A 1 S 0 A 0 B 1 74HC283引腳圖 B3 A3 B2 A2 B1 A1 B0 A0 C －1 amp。 ≥1 amp。 ≥1 amp。 ≥1 amp。 ≥1 amp。 1 1 ≥1 amp。 amp。 amp。 amp。 CO ( C3) amp。 P3 1 ≥1 amp。 amp。 amp。 amp。 P2 1 ≥1 amp。 amp。 amp。 P1 1 ≥1 amp。 amp。 P0 1 ＝ 1 S3 ＝ 1 S2 ＝ 1 S1 ＝ 1 S0 C2 C1 C0 C 1 74HC283 邏輯框圖 Ci= Gi＋ Pi Ci1 1??? iii CPS超前進位 加法器 74x283的應用 例 1. 用兩片 74x283構(gòu)成一個 8位二進制數(shù)加法器。 A 4 B 4 A 5 B 5 A 6 B 6 A 7 B 7 74 2 8 3 （ 2 ） 74 2 8 3 （ 1 ） C – 1 CO C – 1 CO S 3 S 2 S 1 S 0 S 7 S 6 S 5 S 4 0 C 7 S 3 S 2 S 1 S 0 S 3 S 2 S 1 S 0 A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 在片內(nèi)是超前進位，而片與片之間是串行進位。 B 1 B 0 B 3 B 2 A 1 A 0 A 3 A 2 S 3 7 4 2 8 3 S 2 S 1 S 0 C – 1 CO 0 余 3 碼輸出 8421碼輸入 余 3碼輸出 1 1 0 0 例 1. 用 74283構(gòu)成將 8421BCD碼轉(zhuǎn)換為余 3碼的 碼制轉(zhuǎn)換電路 。 8421碼 余 3碼 0000 0001 0010 0011 0100 0101 ?? ?? +0011 +0011 +0011 CO 例 2. 用 74X283構(gòu)成一位 8421BCD碼的加法器 分析： 8421BCD碼的加法運算為十進制運算，逢十進一， 而 74X283是四位二進制數(shù)的加法運算，逢 16進一。 當 8421BCD碼加法運算的和數(shù)大于 9 時， 8421BCD碼加法運算電路應該產(chǎn)生向高位的進位。 將 0～ 19（ 9+9+1）對應的二進制數(shù)與用 8421BCD碼表示的數(shù)進行比較發(fā)現(xiàn)，當數(shù) ≤1001(9)時，二進制碼與 8421BCD碼相同；當數(shù)＞ 1001時， 只要在二進制碼上加 0110(6)就可以把二進制碼轉(zhuǎn)換為8421BCD碼， 同時產(chǎn)生進位輸出。這一轉(zhuǎn)換可以由修正電路來完成。下面介紹這個修正電路的設計。 用兩片 74283來實現(xiàn) 被加數(shù)(8421BCD) 加數(shù)(8421BCD) 低位進位 完成加法運算 完成結(jié)果修正 何時 +6（ 0110）？ 0 0 CS9 C’S9 ≥1 如何確定 C’S9的值？ 列出 C’S9信號的真值表 S3 S2 S1 S0 C’S9 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 132339。9 SSSSC S ?? 減法運算 在實際應用中，通常是將減法運算變?yōu)榧臃ㄟ\算來處理，即采用加補碼的方法完成減法運算。 若 n位二進制的原碼為 N原 ，則與它相對應的 2 的補碼為 N補 =2N ?N原 補碼與反碼的關系式 N補 =N反 +1 設兩個數(shù) A、 B相減，利用以上兩式 可得 A ?B=A+B補 ?2n=A+B反 +1?2n 1） A?B ? 0的情況。 2） A?B 0的情況 。 結(jié)果 表明，在 A–B ? 0時，所得的差就是差的原碼。 在 A–B 0時， 所得的差是差絕對值的補碼。 A=0101 ， B=0001 A= 0001 ， B=0101 0 1 0 1 A 1 1 1 0 B 反 + 1 1 0 1 0 0 0 0 0 1 A 1 0 1 0 B 反 + 1 0 1 1 0 0 D 3 D 2 D 1 D 0 = 11 = 11 = 11 = 11 0 C ? 1 74H C 283 (I ) A 0 A 1 A 2 A3 B 0 B 1 B 2 B 3 S 3 S 2 S 1 S 0 CO V 1 C ? 1 1 74 H C 28 3(I ) A 0 A 1 A 2 A 3 B 0 B 1 B 2 B 3 S 3 S 2 S 1 S 0 D 3 ? D2 ? D 1 ? D 0 ? 1 1 1 1 CO A 0 A 1 A 2 A 3 B 0 B 1 B 2 B 3 0 1 1 0 輸出為原碼的 4位減法運算邏輯圖 4 組合邏輯電路小結(jié) （ CD4532） /數(shù)據(jù)分配器（ 74x13 74HC4511） （ 74HC151） 數(shù)值比較器（ 74HC85） 算術運算電路（ 74x283）