【正文】 1024行 ) 76327632 SSSSSSSSC ????? 9753197531 SSSSSSSSSSD ??????（ 2）由真值表寫出邏輯表達式 重新整理得： （ 3）由表達式畫 出邏輯圖： SSSSSSSSSS0123456789VCC1k Ω 1 0amp。98 SSA ?7654 SSSSB ?7632 SSSSC ?9 7 5 3 1 S S S S S D ? （ 4）增加 控制使能標志 GS ： 當按下 S0～ S9 任意一個鍵時， GS=1，表示有 信號輸入； 當 S0～ S9均沒 按下時， GS=0， 表示沒有信號 輸入。 amp。1amp。4個信息分別用 I0 ， I1 ， I2 ， I3表示， 2位代碼用 A1 ， A0表示，且對應的關系為： A1 A0 I0 ： 00 I1 ： 01 I2 ： 10 I3 ： 11 I0 ， I1 ， I2 ， I3的優(yōu)先級依次升高 二、優(yōu)先編碼器 特點： 輸入信號具有優(yōu)先級，當多個輸入信號同時有效時，優(yōu)先編碼器只對優(yōu)先級最高的輸入信號進行編碼。 EO為使能輸出端，用于級聯(lián)多個 CD4532。 amp。 amp。Y0amp。 1G0A741 38G2A 2B1 2AG AY1YY Y2Y YY7 3Y456 0A B C1 0 0Lamp。 3 121YGYY741 38A005Y2AG GY71Y Y2Y4A6A2BA B C1 0 0FG Lamp。 ? 4變量函數(shù)，用 3/8線譯碼器實現(xiàn)，則需先用兩片 3/8線譯碼器擴展成 4/16線譯碼器，在此基礎上進行以上步驟。 （ 1） 七段數(shù)字顯示器原理 fabcdegDPCOMd c DPef COMbag按內(nèi)部連接方式不同，七段數(shù)字顯示器分為 共陰極 和 共陽極兩種。 （ 4） 鎖存 。 由此可以檢測顯示器七個發(fā)光段的好壞 。 因此 BI稱為滅燈輸入端 。 1 D D 0 Y n位地址選擇信號 D 21 … 數(shù)據(jù)選擇器示意圖 數(shù) 數(shù) 據(jù) 據(jù) 輸 輸 出 入 n 例： 四選一數(shù)據(jù)選擇器 根據(jù)功能表，可寫出輸出邏輯表達式： GDAADAADAADAAY ????? )( 301202201001由邏輯表達式畫出邏輯圖： DA0123D10ADDGY≥1amp。 amp。 amp。 ?當 E=0時 )(),(707766554433221100012iiiDmDmDmDmDmDmDmDmDmSSSY????????????????????輸 入 輸 出 使 能 選 擇 Y Y E S2 S1 S0 H X X X L H L L L L D0 L L L H D1 L L H L D2 L L H H D3 L H L L D4 L H L H D5 L H H L D6 L H H H D7 0D1D2D3D4D5D6D7D)(),(707766554433221100012iii DmDmDmDmDmDmDmDmDmSSSY????????????????????當以 S2為高位 S0為低位時，最小項編號 m的下標與 D的下標正好一致，這樣便于記憶邏輯表達式 三、數(shù)據(jù)選擇器的應用 1． 數(shù)據(jù)選擇器的通道擴展 用兩片 74151組成 “ 16選 1”數(shù)據(jù)選擇器 D 0 1 D 2 D 3 D 4 D 5 D 6 D 7 D 0 S 1 S 2 S Y Y 74151(2) 0 D 1 D D 2 D 3 4 D 5 D 6 D 7 D 0 S 1 S S 2 Y Y 74151(1) Y Y ≥1 1 D 12 4 3 5 D D 2 A 3 D 0 D D D 13 D D 2 D D D D 14 11 8 1 9 10 1 D D A 6 15 D A A 7 0 amp。 例 試用 4選 1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)： 解： 將 A、 B接到地址輸入端 ， C加到適當?shù)臄?shù)據(jù)輸入端 。 輸入：兩個一位二進制數(shù) A、 B。 當高位相等時，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。 ≥ 1 ≥ 1 FA ＞ B F A = B F A ＜ B FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B0) 集成數(shù)值比較器 A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 I A ＞ B I A ＜ B I A= B F A ＜ B FA= B F A ＞ B 74LS85 1 2 3 4 5 6 7 8 9 10 1 1 12 1 3 14 15 1 6 B3 I A ＜ B I A= B I A ＞ B F A ＞ B F A= B F A ＜ B G ND V CC A 3 B 2 A 2 A 1 B 1 A 0 B 0 (1 ) 集成數(shù)值比較器 74HC85的功能 74HC85的引腳圖 74HC85是四位數(shù)值比較器 ，其工作原理和兩位數(shù)值比較器相同。 A0 B 0 A12 B12 IA ＜ B IA = B IA ＞ B FA ＜B FA ＞B C3 A1 B 1 A2 B 2 A3 B 3 A1 5 B1 5 A8 B8 A0 B 0 IA ＜ B IA = B IA ＞ B FA ＜B FA ＞B C2 A1 B 1 A2 B 2 A3 B 3 A4 B4 A0 B0 A0 B 0 IA ＜ B IA = B IA ＞ B FA ＜B FA ＞B C1 A1 B 1 A2 B 2 A3 B 3 A0 B 0 IA ＜ B IA = B IA ＞ B FA ＜B FA ＞B C0 A1 B 1 A2 B 2 A3 B 3 B0 A1 B 1 A2 B 2 A3 B 3 A0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 FA ＜B FA ＞B FA = B C4 IA ＜ B IA = B IA ＞ B B3A3~B0A0 B7A7~B4A4 B11A11~B8A8 B15A15~B12A12 輸出 算術運算電路 在兩個 1位二進制數(shù)相加時，不考慮低位來的進位的相加 半加 在兩個二進制數(shù)相加時，考慮低位進位的相加 全加 加法器分為半加器和全加器兩種。 ABBABABABBAABBAABABABABAS ?????????????? )()(ABBABA ????amp。amp。 用全加器組成三位二進制代碼 奇偶校驗器 用全加器組成八位二進制代碼 奇偶校驗器，電路應如何連接？ 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Ci Si Ci1 Bi Ai （ 1）串行進位加法器 ?如何用 1位全加器實現(xiàn)兩個四位二進制數(shù)相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? ?低位的進位信號送給鄰近高位作為輸入信號，采用串行進位加法器運算速度不高。 ≥1 amp。 1 1 ≥1 amp。 CO ( C3) amp。 amp。 P1 1 ≥1 amp。 B 1 B 0 B 3 B 2 A 1 A 0 A 3 A 2 S 3 7 4 2 8 3 S 2 S 1 S 0 C – 1 CO 0 余 3 碼輸出 8421碼輸入 余 3碼輸出 1 1 0 0 例 1. 用 74283構(gòu)成將 8421BCD碼轉(zhuǎn)換為余 3碼的 碼制轉(zhuǎn)換電路 。這一轉(zhuǎn)換可以由修正電路來完成。 若 n位二進制的原碼為 N原 ，則與它相對應的 2 的補碼為 N補 =2N ?N原 補碼與反碼的關系式 N補 =N反 +1 設兩個數(shù) A、 B相減，利用以上兩式 可得 A ?B=A+B補 ?2n=A+B反 +1?2n 1） A?B ? 0的情況。 A=0101 ， B=0001 A= 0001 ， B=0101 0 1 0 1 A 1 1 1 0 B 反 + 1 1 0 1 0 0 0 0 0 1 A 1 0 1 0 B 反 + 1 0 1 1 0 0 D 3 D 2 D 1 D 0 = 11 = 11 = 11 = 11 0 C ? 1 74H C 283 (I ) A 0 A 1 A 2 A3 B 0 B 1 B 2 B 3 S 3 S 2 S 1 S 0 CO V 1 C ? 1 1 74 H C 28 3(I ) A 0 A 1 A 2 A 3 B 0 B 1 B 2 B 3 S 3 S 2 S 1 S 0 D 3 ? D2 ? D 1 ? D 0 ? 1 1 1 1 CO A 0 A 1 A 2 A 3 B 0 B 1 B 2 B 3 0 1 1 0 輸出為原碼的 4位減法運算邏輯圖 4 組合邏輯電路小結(jié) （ CD4532） /數(shù)據(jù)分配器（ 74x13 74HC4511） （ 74HC151） 數(shù)值比較器（ 74HC85） 算術運算電路（ 74x283）