【正文】 （2）求激勵(lì)方程組和輸出方程由表題解 6．3．1 畫出各觸發(fā)器 J、K 端和電路輸出端 y 的卡諾圖，如圖題解 6．3．1（a ） 所示。從而，得到化簡的激勵(lì)方程組輸出方程Y=Q1Q0Q1Q0A由輸出方程和激勵(lì)方程話電路 試用下降沿出發(fā)的 D 觸發(fā)器設(shè)計(jì)一同步時(shí)序電路，狀態(tài)圖如 （a ）, S0S1S2 的編 碼如 （a）解：圖題 6 ．3 。4 （b）以卡諾圖方式表達(dá)出所要求的狀態(tài)編碼方案，即 S0＝00，Si＝01， S2＝10，S3 為無效狀態(tài)。電路需要兩個(gè)下降沿觸發(fā)的D 觸發(fā)器實(shí)現(xiàn)，設(shè)兩個(gè)觸發(fā)器的輸出 為 QQ0，輸人信號(hào)為 A，輸出信號(hào)為 Y（1）由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解6。3．4 所示。無效狀態(tài)的次態(tài)可用 無關(guān)項(xiàng)表示。（2）畫出激勵(lì)信號(hào)和輸出信號(hào)的卡諾圖。根據(jù) D 觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表 直接畫出 2 個(gè)卡諾圖，如圖題解6．3。4（a ）所示。 ｜（3）由卡諾圖得激勵(lì)方程輸出方程Y=AQ1（4）根據(jù)激勵(lì)方程組和輸出方程畫出邏輯電路圖，如圖題解6．3．4（b）所示。 （5）檢查電路是否能自啟動(dòng)。由 D 觸發(fā)器的特性方程 Q＾←l＝D，可得圖題解 6．3，4（b） 所示電路的狀態(tài)方程組為代入無效狀態(tài) 11，可得次態(tài)為 00，輸出 Y=1。如圖(c) 試畫出圖題⒍⒌1 所示電路的輸出(Q3—Q0)波形，分析電路的邏輯功能。解：74HC194 功能由 S1S0 控制00 保持， 01 右移 10 左移 11 并行輸入當(dāng)啟動(dòng)信號(hào)端輸人一低電平時(shí)，使 S1=1，這時(shí)有 S 。＝Sl＝1，移位寄存器 74HC194 執(zhí)行并 行輸人功能，Q3Q2Q1Q0＝D3D2D1D0＝1110。啟動(dòng)信號(hào)撤消后，由于 Q。＝0 ，經(jīng)兩級(jí)與 非門后，使 S1=0，這時(shí)有 S1S0＝01，寄存器開始執(zhí)行右移操作。在移位過程中，因?yàn)?Q3Q QQ0 中總有一個(gè)為 0，因而能夠維持 S1S0=01 狀態(tài)，使右移操作持續(xù)進(jìn)行下去。其移位 情況如圖題解 6，5，1 所示。由圖題解 6．5。1 可知，該電路能按固定的時(shí)序輸出低電平脈沖，是一個(gè)四相時(shí)序脈沖產(chǎn)生 電路。 試用上升沿觸發(fā)的 D 觸發(fā)器及門電路組成3 位同步二進(jìn)制加 1 計(jì)數(shù)器；畫出邏輯圖 解：3 位二進(jìn)制計(jì)數(shù)器需要用 3 個(gè)觸發(fā)器。因是同步計(jì)數(shù)器，故各觸發(fā)器的CP 端接同一時(shí) 鐘脈沖源。（1）列出該計(jì)數(shù)器的狀態(tài)表和激勵(lì)表， 所示‘(2) 用卡諾圖化簡，得激勵(lì)方程（3）畫出電路 用 JK 觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加1 計(jì)數(shù)器 解：需要 3 個(gè)觸發(fā)器 （1）狀態(tài)表，激勵(lì)表（2）用卡諾圖化簡得激勵(lì)方程（3）畫出電路圖（4）檢查自啟動(dòng)能力。當(dāng)計(jì)數(shù)器進(jìn)入無效狀態(tài)110 時(shí)，在 CP 脈沖作用下，電路的狀態(tài)將按 110→111－→000 變化，計(jì)數(shù)器能夠自啟動(dòng)。 試用 74HCT161 設(shè)計(jì)一個(gè)計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)為自然二進(jìn)制數(shù)1001～1111。解：由設(shè)計(jì)要求可知，74HCT161 在計(jì)數(shù)過程中要跳過 0000～1000 九個(gè)狀態(tài)而保留 1001～ 1111七個(gè)狀態(tài)。因此，可用“反饋量數(shù)法”實(shí)現(xiàn)：令 74HCT161 的數(shù)據(jù)輸人端 D3D2D1D0 ＝1001，并將進(jìn)位信號(hào) TC 經(jīng)反相器反相后加至并行置數(shù)使能端上。所設(shè)計(jì)的電路如圖題解 6。5．15 所示。161 為異步清零，同步置數(shù)。 試分析電路，說明電路是幾進(jìn)制計(jì)數(shù)器解：兩片 74HCT161 級(jí)聯(lián)后，最多可能有 162＝256 個(gè)不同的狀態(tài)。而用“反饋置數(shù)法”構(gòu) 成的圖題 6．5。18 所示電路中，數(shù)據(jù)輸人端所加的數(shù)據(jù) 01010010，它所對(duì)應(yīng)的十進(jìn)制數(shù)是 82，說明該電路在置數(shù)以后從 01010010 態(tài)開始計(jì)數(shù)，跳過了 82 個(gè)狀態(tài)。因此，該計(jì)數(shù)器的 模 M=255－82＝174，即一百七十四進(jìn)制計(jì)數(shù)器。 試用 74HCT161 構(gòu)成同步二十四一制計(jì)數(shù)器，要求采用兩種不同得方法。 解：因?yàn)?M=24，有 16＜M＜256，所以要用兩片 74HCT161。將兩芯片的 CP 端直接與計(jì)數(shù) 脈沖相連，構(gòu)成同步電路，并將低位芯片的進(jìn)位信號(hào)連到高位芯片的計(jì)數(shù)使能端。用“反饋 清零法”或“反饋置數(shù)法”跳過 256－24＝232 個(gè)多余狀態(tài)。反饋清零法：利用 74HCT161 的“異步清零”功能，在第 24 個(gè)計(jì)數(shù)脈沖作用后，電路的輸 出狀態(tài)為 00011000時(shí)，將低位芯片的 Q3 及高位芯片的 Q0 信號(hào)經(jīng)與非門產(chǎn)生清零信號(hào)，輸 出到兩芯片的異步清零端，使計(jì)數(shù)器從 00000000 狀態(tài)開始重新計(jì)數(shù)。其電路如圖題解 6．5． 19（a ）所示。反饋置數(shù)法：利用 74HCT161 的“同步預(yù)置”功能，在兩片 74HCT161 的數(shù)據(jù)輸入端上從高 位到低位分別加上 11101000（對(duì)應(yīng)的十進(jìn)制數(shù)是 232），并將高位芯片的進(jìn)位信號(hào)經(jīng)反相器 接至并行置數(shù)使能端。這樣，在第23 個(gè)計(jì)數(shù)脈沖作用后，電路輸出狀態(tài)為11111111，使進(jìn) 位信號(hào) TC＝1，將并行置數(shù)使能端置零。在第 24 個(gè)計(jì)數(shù)脈沖作用后，將 11101000狀態(tài)置人 計(jì)數(shù)器，并從此狀態(tài)開始重新計(jì)數(shù)。其電路如圖題解6。5．19（b）所示。第七章 習(xí)題答案 指出下列存儲(chǔ)系統(tǒng)各具有多少個(gè)存儲(chǔ)單元，至少需要幾根地址線和數(shù)據(jù)線。（1）64K1 （2）256K4 （3）lM1 （4）128K8解：求解本題時(shí)，只要弄清以下幾個(gè)關(guān)系就能很容易得到結(jié)果： 存儲(chǔ)單元數(shù)=字?jǐn)?shù)位數(shù)地址線根數(shù)（地址碼的位數(shù)）n 與字?jǐn)?shù) N 的關(guān)系為：N=2n 數(shù)據(jù)線根數(shù)＝位數(shù)（1）存儲(chǔ)單元〓64K1〓64K（注：lK＝1024）；因?yàn)椋?4K〓2 ’。，即亢〓16，所以地址 線為 16 根；數(shù)據(jù)線根數(shù)等于位數(shù)，此處為1 根。同理得：（2）1M 個(gè)存儲(chǔ)單元，18 根地址線，4 根數(shù)據(jù)線。（3）1M 個(gè)存儲(chǔ)單元，18 根地址線，1 根數(shù)據(jù)線。 ！ ＿ （4）lM 個(gè)存儲(chǔ)單元，17 根地址線，8 根數(shù)據(jù)線。 設(shè)存儲(chǔ)器的起始地址為全0，試指出下列存儲(chǔ)系統(tǒng)的最高地址為多少？（1）2K1 （2）16K4 （3）256K32解：因?yàn)榇鎯?chǔ)系統(tǒng)的最高地址＝字?jǐn)?shù)十起始地址一1，所以它們的十六進(jìn)制地址是：（1） 7FFH （2） 3FFFH （3） 3FFFFH ＇7，2．4 一個(gè)有 1M1 位的 DRAM，采用地址分時(shí)送人的方法，芯片應(yīng)具有幾條地址線？ 解：由于 1M=210210，即行和列共需 20 根地址線。所以，采用地址分時(shí)送人的方法，芯片 應(yīng)具有 10 根地址線。7．2．5 試用一個(gè)具有片選使能 CE、輸出使能 OE、讀寫控制 WE、容量為 8 K8 位的 sRAM 芯片，設(shè)計(jì)一個(gè) 16K16 位的存儲(chǔ)器系統(tǒng)，試畫出其邏輯圖。解：采用 8K8 位的 sRAM 構(gòu)成 16K16 位的存儲(chǔ)器系統(tǒng)，必須同時(shí)進(jìn)行字?jǐn)U展和位擴(kuò)展。 用 2 片 8K8 位的芯片，通過位擴(kuò)展構(gòu)成 8K16 位系統(tǒng)，此時(shí)需要增加 8 根數(shù)據(jù)線。要將 8K16 位擴(kuò)展成 16K16 位的存儲(chǔ)器系統(tǒng)，還必須進(jìn)行字?jǐn)U展。因此還需 2 片 8K8 位的 芯片通過同樣的位擴(kuò)展，構(gòu)成8K16 位的存儲(chǔ)系統(tǒng)，再與另一個(gè)8K16 位存儲(chǔ)系統(tǒng)進(jìn)行 字?jǐn)U展，從而實(shí)現(xiàn) 16K16 位的存儲(chǔ)器系統(tǒng)，此時(shí)還需增加 1 根地址線。系統(tǒng)共需要 4 片 8K8 位的 SRAM 芯片。用增加的地址線 A13 控制片選使能 CE 便可實(shí)現(xiàn)字?jǐn)U展，兩片相同地址的sRAM 可構(gòu)成 16 位數(shù)據(jù)線。其邏輯圖如圖題解 7。2．5 所示。其中（0）和（1）、（2）和（3）分別構(gòu)成兩個(gè) 8K16 位存儲(chǔ)系統(tǒng)；非門將 A13 反相，并將 A13 和/A13 分別連接到兩組 8K16 的片選使 能端 CE 上，實(shí)現(xiàn)字?jǐn)U展。