【正文】 位寬和 ROM 中數(shù)據(jù)數(shù)分別為 16和 32；選擇地址鎖存控制信號 inoclock。單擊按鈕后在彈出的如圖 412 對話框中輸入加載數(shù)據(jù)文件路徑：F：\stepmoto\ ，單擊 Next 完成 rom3 模塊的定制。圖410 選擇模塊的數(shù)據(jù)線和地址線寬度 圖411 選擇地址鎖存信號inclock27圖412 給模塊加載數(shù)據(jù) 圖 413 rom3 設(shè)計完成設(shè)計好的 rom3 模塊如圖 414 所示。 圖 414 定制好的 rom3 模塊按照相似的方法完成 BUSMUX 模塊的設(shè)計，為下一步電路結(jié)構(gòu)的設(shè)計做好準(zhǔn)備，如圖 415 所示。28圖 415 定制好的 BUXMUX 模塊 創(chuàng)建工程只有元器件都設(shè)計好了才能最終連成電路結(jié)構(gòu)圖。在本課題中用到的DecCNTCNT2cmp3都需要在建立工程后生成為工程元件，因此下面要進(jìn)入創(chuàng)建工程環(huán)節(jié)。 為工程，并設(shè)定此工程的一些相關(guān)的信息。 打開建立新工程管理窗選擇菜單File→Save As命令。點(diǎn)擊保存則彈出“Do you want to creat…”，單擊“是”按鈕，直接進(jìn)入創(chuàng)建工程流程。如圖416所示。圖416 創(chuàng)建工程29其中第一行的F ：\stepmoto 表示工程所在的工作庫文件夾；第二行的stepmoto表示此項工程的工程名，工程名可以取任何其他的名，也可直接用頂層文件的實體名作為工程名，在此就是按這種方式取的名；第三行是當(dāng)前工程頂層文件的實體名，這里即是stepmoto。 將設(shè)計文件加入工程單擊圖416 下方的Next 按鈕，在彈出的對話框中單擊File欄的按鈕，將與工程相關(guān)的所有VHDL文件加入進(jìn)此工程，即得到圖417所示的情況。此工程文件加入的方法有兩種：第1種是單擊Add All按鈕，將設(shè)定的工程目錄中的所有VHDL文件加入到工程文件欄中；第2種方法是單擊“Add...”按鈕，從工程目錄中選出相關(guān)的VHDL文件。圖417 將設(shè)計文件加入工程 選擇目標(biāo)芯片單擊圖417 中的Next 按鈕，選擇目標(biāo)芯片。首先在Family 欄選擇芯片系列為Cyclone系列，然后在 Available devices欄選擇所需要的芯片型號EP1C3T144C8，這里EP1C3表示 Cyclone系列及此器件的規(guī)模；T表示芯片的封裝方式是TQFP封裝；C8 表示芯片的速度級別。如圖418所示。30圖418 選擇執(zhí)行器件 結(jié)束設(shè)置單擊圖418 中Next 按鈕后，即彈出工程設(shè)置統(tǒng)計窗口，上面列出了此項工程相關(guān)設(shè)置情況。最后單擊Finish按鈕，即已設(shè)定好此工程。如圖419所示，從圖上可以一下看清這個工程所有的信息：例如本次工程的工程名是stepmoto，頂層文件也是stepmoto，設(shè)計文件一共是6個，用到的目標(biāo)芯片是Cyclone 系列的，具體型號是EP1C3T144C8 。圖419 創(chuàng)建工程結(jié)束31 利用 VHDL 文件及 BDF 文件生成元器件 利用 VHDL 文件生成元器件工程創(chuàng)建好了，下面就可以用 節(jié)設(shè)計好的 VHDL 語言文件生成工程模塊了。首先打開 文件，點(diǎn)擊菜單中 File→Create/Update→Create Symbol Files for Current File 命令，則生成圖 420 所示 Dec2 模塊。按照同樣的方法生成 CNT8 和 CNT24 模塊。如圖 421。此時再打開 Symbol 窗口則可以看到在 Libraries 下多出 Prioject 文件，其中就有剛剛生成的 DecCNT8 和 CNT24 模塊。如圖 422。 圖 420 Dec2 模塊 圖 421 CNT8 和 CNT24 模塊圖422 生成模塊后的Symbol窗口 利用 BDF 文件生成元器件電路圖設(shè)計中還差一個 cmp3 元器件，它要用 bdf 文件生成。新建一個 BDF 文件，按照 中介紹的方法定制一個 lpm_pare0 元件，如圖 423 所示。32圖423 定制lpm_pare0模塊然后在lpm_pare0的輸入輸出端接入輸入信號輸出信號，如圖424。保，點(diǎn)擊 File→Create/Update →Create Symbol Files for Current File命令，即生成圖425所示cmp3模塊。 圖424 cmp3內(nèi)部電路結(jié)構(gòu) 圖425 cmp3模塊 電路圖的整體設(shè)計各元器件都已設(shè)計好，下面的工作就是把電路圖所需的所有模塊、元器件調(diào)出來，在工程文件 中按照第三章的電路設(shè)計連成完整的電路圖，如圖 426 所示，保存文件。至此，整個電路圖設(shè)計就完成了。33圖426 步進(jìn)電機(jī)細(xì)分驅(qū)動控制器電路圖 全程編譯啟動全程編譯需要選擇菜單Processing→Start Compilation選項，以保證文件邏輯的正確性。編譯過程中應(yīng)該密切的關(guān)注窗口下方Processing處理欄的信息，其中的紅顏色顯示的前面標(biāo)有Error的信息是指本工程設(shè)計中出現(xiàn)的語法錯誤的信息，雙擊此信息，即彈出對應(yīng)的vhdl文件，用深顏色標(biāo)記的就是出錯誤的地方，修改錯誤后再進(jìn)行編譯直到排除所有的錯誤為止。這其中有一個小小的技巧，當(dāng)出錯誤的信息較多的時候，往往只需要修改最上面錯誤信息所對應(yīng)的vhdl文件，就可以同時解決很多的錯誤信息。這是因為一個錯誤往往導(dǎo)致很多的錯誤信息。在編譯成功后彈出如圖427所示的窗口，這個窗口中顯示了本次編譯的時間，這項工程所需要的資源以及每種資源的數(shù)量。圖427 全程編譯成功 時序仿真對工程編譯成功后，必須對其功能和時序性質(zhì)等進(jìn)行軟件仿真測試，以便了解設(shè)計是否符合要求。這樣做的好處一個就是可以在設(shè)計的前期就能夠發(fā)現(xiàn)設(shè)計中存在的問題和不足，另一個就是減少了直接進(jìn)行硬件測試的風(fēng)險，提高34了設(shè)計的質(zhì)量。 打開波形仿真文件選擇菜單File→New 選項，在 New窗口中選擇Other File中的Vector Waveform File選項后單擊 OK按鈕，即出現(xiàn)波形仿真文件。如圖428所示。圖428 打開波形編輯器 將工程的輸入輸出端口加入波形編輯窗用鼠標(biāo)左鍵雙擊圖428波形仿真文件左面的空白處，則會彈出圖429所示窗口，然后單擊Node Finder按鈕，彈出Node Finder窗口。圖429 查找端口注意一定要把選項Filter中的對應(yīng)項改為Pins：all，否則在窗口中看不到工程所需要的端口名稱。然后單擊List按鈕，這時候就會出現(xiàn)工程的所有輸入輸出端口的名稱，圖430所示。35圖430 選擇需要的端口從找到的所有輸入輸出端口中選擇仿真所要用的端口到波形仿真文件有兩個方法，一種方法是用鼠標(biāo)依次單擊圖430中的端口名稱，然后單擊圖中所示的按鈕，一個一個加入。第二種方法是單擊圖430中的按鈕，同時加入多個端口名稱。待所有的端口加入完畢后單擊圖中的OK按鈕，得到圖431所示的窗口。最后選擇菜單File→Save As命令把波形仿真文件存盤。圖431 選擇端口完畢 設(shè)置仿真結(jié)束時間選擇菜單Edit→End Time命令，這里選擇 。如圖 432所示。圖432 設(shè)置仿真結(jié)束時間 輸入仿真波形并設(shè)置仿真器參數(shù)單擊圖431 中的輸入端口及控制端口為其設(shè)置仿真數(shù)據(jù)。存盤后選擇菜單Assignments→ Settings選項，即彈出圖433所示的窗口。單擊Simulation input項右面的“...”按鈕，把End simulation at項改，注意此處的時間一定要和剛才設(shè)置的仿真結(jié)束時間保持一致。設(shè)置完畢后即可開始仿真。36圖433 設(shè)置仿真器參數(shù) 啟動仿真過程選擇菜單Processing→Start Simulation選項，待仿真過程結(jié)束后出現(xiàn)圖434和圖435 所示的結(jié)果。圖434 和圖435給出了步進(jìn)電機(jī)從A→AB→B→BC→C→CD→D→DA →...工作過程的仿真波形。通過圖435可以清楚地看到，首先，步進(jìn)電機(jī)A相導(dǎo)通，圖 434 步進(jìn)電機(jī) PWM 仿真波形圖圖 435 展開后的步進(jìn)電機(jī) PWM 仿真波形圖B、C、D 相截止，然后 B 項的數(shù)據(jù)逐漸增大，從 1 增大到 4，電機(jī)中的磁場經(jīng)過 4 拍從 A 相轉(zhuǎn)到了 AB 相，再經(jīng)過 4 拍，A 相的數(shù)據(jù)逐漸減小，電機(jī)中的磁37場從 AB 相轉(zhuǎn)到 B 相。從 A 到 AB 再到 B 共經(jīng)過了 8 拍，實現(xiàn)了步距角的 8 細(xì)分。 應(yīng)用 RTL 電路圖觀察器QuartusⅡ可實現(xiàn)硬件描述語言或網(wǎng)表文件（VHDL、Verilog 、BDF、TDF、EDIF、VQM）對應(yīng)的 RTL 電路圖的生成。方法如下：選擇菜單 Tools→RTL Viewer 命令，可以打開 stepmoto 工程各層次的 RTL電路圖，如圖 436 所示。雙擊圖形中有關(guān)模塊，或選擇左側(cè)各項可逐層了解各層次的電路結(jié)構(gòu)。為清晰地了解電路圖的結(jié)構(gòu)提供了便利。圖436 stepmoto工程的RTL電路圖 硬件實現(xiàn) 分配硬件引腳選擇菜單Assignments→Assignment Editor選項，則會彈出引腳分配窗口。單擊Category欄的Pin按鈕，然后左鍵雙擊編輯欄To列藍(lán)色的new方框，在其中選擇一個測試文件的引腳，然后雙擊Location列的new方框，在其中選擇與剛才文件引腳對應(yīng)的硬件引腳。它們之間的對應(yīng)關(guān)系可以查表得到，分配引腳完成后如圖437所示。在引腳分配工作完成保存后必須再編譯一次，這樣才能將引腳鎖定信息編譯進(jìn)下載文件中。此時打開stepmoto工程文件可發(fā)現(xiàn)，電路38圖中各引腳的分配數(shù)據(jù)都顯現(xiàn)了出來（圖438） 。圖437 引腳分配圖438 引腳分配后的工程文件 硬件連接將實驗板GW48PK2的并行接口和計算機(jī)的并行接口用數(shù)據(jù)線相連，將板子的JTAG PORT 接口和下載接口Byte Blaster MV And Others用數(shù)據(jù)線線連，最后打開板子的電源。 下載引腳鎖定文件選擇菜單Tools→Programmer選項，則會彈出圖439 所示的窗口。選擇模式欄Mode 中的選項為JTAG，點(diǎn)擊下載文件后面的Program/Configure框，最后單擊Start按鈕，等一段時間當(dāng)Progress顯示100%時，表示下載成功，如圖440所示。此時即可以在GW48PK2硬件上進(jìn)行步進(jìn)電機(jī)細(xì)分驅(qū)動控制器的功能驗證。 39圖439 打開編程窗圖440 下載文件成功 本章小結(jié)本章詳細(xì)介紹了使用軟件 QuartusII 編輯源程序、生成元器件、完成電路圖設(shè)計、編譯仿真、設(shè)置引腳，最后把編程文件下載到 GW48PK2 中來實現(xiàn)步進(jìn)電機(jī)細(xì)分驅(qū)動控制器的整個過程。在 GW48PK2 硬件環(huán)境中，通過鍵 7 可以控制步進(jìn)電機(jī)正、反轉(zhuǎn)，鍵 8 可以選擇步進(jìn)電機(jī)細(xì)分/ 非細(xì)分功能，這證明該設(shè)計完成了步進(jìn)電機(jī)細(xì)分驅(qū)動控制器的設(shè)計要求，最終取得了令人滿意的結(jié)果。40第 5 章 總結(jié)與展望 總結(jié)本系統(tǒng)以FPGA為核心部件，根據(jù)步進(jìn)電機(jī)的工作原理及細(xì)分原理、利用EDA技術(shù)實現(xiàn)了步進(jìn)電機(jī)的細(xì)分驅(qū)動控制。在系統(tǒng)的設(shè)計過程中，本系統(tǒng)力求硬件簡單，充分發(fā)揮軟件編程靈活方便和FPGA快速的特點(diǎn)來滿足系統(tǒng)設(shè)計的要求。41經(jīng)過硬件驗證可以看到，在線性電流的驅(qū)動下，步進(jìn)電機(jī)的細(xì)分/非細(xì)分選擇功能及正、反轉(zhuǎn)控制功能都能實現(xiàn)，這說明該設(shè)計完成了本次課題設(shè)計的任務(wù)。但步進(jìn)電機(jī)轉(zhuǎn)子的微步進(jìn)是不均勻的，并呈現(xiàn)出明顯的周期性波動，這是因為磁場的邊界條件按齒槽情況呈周期性重復(fù)，從而導(dǎo)致微步距角周期性變化。同時，不可避免的摩擦負(fù)載以及其他負(fù)載力矩的波動導(dǎo)致失調(diào)角出現(xiàn)不規(guī)則的小變動或小跳躍，也使微步距角曲線在周期性波動上出現(xiàn)不光滑的小鋸齒形。但這并不影響該設(shè)計的正確性。對于這一問題還有待于進(jìn)一步的研究與優(yōu)化。 展望步進(jìn)電動機(jī)以其顯著的特點(diǎn)，在數(shù)字化制造時代發(fā)揮著重大的用途。伴隨著不同的數(shù)字化技術(shù)的發(fā)展以及步進(jìn)電機(jī)本身技術(shù)的提高，步進(jìn)電機(jī)將會在更多的領(lǐng)域得到應(yīng)用。 但是，步進(jìn)電機(jī)按運(yùn)行頻率工作時，啟動和停止都需要有一個緩慢的升頻和降頻的過程。啟動時，可在啟動頻率之下啟動步進(jìn)電機(jī)，然后逐漸上升到運(yùn)行頻率；停止時，先將頻率逐漸降低到啟動頻率以下才能停止。特別是負(fù)載轉(zhuǎn)動慣性比較大時，該現(xiàn)象很明顯以致嚴(yán)重地影響到細(xì)分步進(jìn)轉(zhuǎn)角的非線性和均勻旋轉(zhuǎn)的控制。這就是現(xiàn)有細(xì)分技術(shù)方案不能達(dá)到超高分辨的根本原因。為解決這個問題，很多資料都曾經(jīng)提出對細(xì)分電流進(jìn)行修正的方法，但一直未見一個實用、統(tǒng)一的數(shù)學(xué)模型及可行的細(xì)分方案。步進(jìn)電機(jī)驅(qū)動控制器的研究任重而道遠(yuǎn)。參考文獻(xiàn)[1] 金元郁，李勇， FPGA .[2] [D].華南師范大學(xué)電信工程系，2022.[3] 鄒 道 生 . EDA 技術(shù)在步進(jìn)電機(jī)驅(qū)動中的應(yīng)用 [J].江 西 師 范 大 學(xué) 學(xué) 報 （ 自 然 科 學(xué) 版 ） .2022 年 ,第 4 期 . [4] 潘松 黃繼業(yè). EDA 技術(shù)與 VHDL[M].北京：清華大學(xué)出版社，2022.42[5] 潘松 黃繼業(yè). EDA 技術(shù)實用教程 [M].：科學(xué)出版社，2022.[6] 數(shù)字系統(tǒng)設(shè)計與高層次綜合[M].北京：電子工業(yè)出版社，2022 年. [7] . Aw, . Xie and E. FPG