fpga中的時(shí)序分析和設(shè)計(jì)-資料下載頁
2025-06-13 06:52本頁面
【正文】 VHDL Verilog ?IF嵌套過多可能造成風(fēng)險(xiǎn) ?時(shí)序優(yōu)化（更改設(shè)計(jì)） 1010101010101010ABCDEFGH123456789O U TIF 多層嵌套綜合結(jié)果 ?時(shí)序優(yōu)化（更改設(shè)計(jì)） F P G A / C P L DI O E l e m e n tTd a t aS E TC L RDμ Ts u/ μ ThR E G 2A S S PS E TC L RDTc o ( m a x , m i n )R E G 1O S CCLS E TC L RDL o g i cP L LC L K _ S H I F T E DC L KR E G 3Tc l k 1Tclk2ext Tclk2int 增加寄存器級(jí)數(shù)，對(duì)接口寄存器，可以放到 IOB中 ?時(shí)序優(yōu)化（更改設(shè)計(jì)） A S S PF P G A / C P L DI O E l e m e n tS E TC L RDTs u/ ThR E G 1S E TC L RDL o g i cP L LC L KC L K _ S H I F T E DS E TC L RD181。 Tc o ( m a x , m i n )R E G 2Td a t aCLO S CR E G 0Tc l k 2Tclk1ext Tclk1int ?時(shí)序優(yōu)化（總結(jié)） ? 組合邏輯層次過多 ? 信號(hào)扇出過大 ? 接口時(shí)序緊張 ? 某些慢路徑不滿足高時(shí)鐘頻率 ? 整個(gè)通路中，總某一部分不滿足時(shí)序 ? 設(shè)計(jì)運(yùn)行的結(jié)果時(shí)好時(shí)壞 方法 問題 ? 插入寄存器切斷組合邏輯 ? 復(fù)制信號(hào)減少扇出，保留復(fù)制的信號(hào)避免被工具優(yōu)化 ? 利用 IOB中的寄存器， IODELAY等 ? 多周期約束 ? 更改布線策略 ? 增加區(qū)域約束 ? 增大設(shè)計(jì)裕量 有待進(jìn)一步整理 …
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1