tdma基礎幀的設計和fpga實現(xiàn)畢業(yè)論文-資料下載頁
2025-06-20 12:58本頁面
【正文】 設計構(gòu)想的一致性；時序仿真則著重電路已經(jīng)映射到特定的工藝環(huán)境后，考察器件在延時情況下對布局布線網(wǎng)表文件進行的一種仿真。仿真一般需要建立波形文件、輸入信號節(jié)點、編輯輸入信號、波形文件的保存和運行仿真器等過程。波形文件用來為設計產(chǎn)生輸入激勵信號。利用波形編輯器可以創(chuàng)建矢量波形文件(.vwf)。 主時鐘設置（矢量波形文件） Quartus設計流程Analysis amp。 Synthesis 綜合結(jié)果如下： 綜合測試報告時序仿真測試報告結(jié)果如下： 時序仿真（Classic Timing Analyzer）測試報告行為仿真測試報告如下： 行為仿真測試報告添加矢量波形文件，得到了各端口的時序圖，如下， 最終仿真結(jié)果 測試Altera公司的Quartus II開發(fā)工具可以生成多種配置或編譯文件，用于不同配置方式。對于不同的目標器件，編譯后開發(fā)工具會根據(jù)指定的FPGA器件自動生成“．sof(SRAM Object File)”和“．pof(Programmer ObjectFile)”配置文件。“.sof”配置文件是由下載電纜將其下載到FPGA中的；“．pof”配置文件是存放在配置器件里的。 最終仿真結(jié)果在本設計中，F(xiàn)PGA芯片選擇了EP1C12Q240I7，在Cyclone系列芯片中，EP1C12較之其他芯片，資源更多，特別是在RAM和I/O資源上，而且在價格比較后，選擇了這款。， EP1C12 Device Block Diagram Cyclone系列芯片比較 Cyclone EP1C12 Device Block Diagram 分析 4位用戶信息（時隙）經(jīng)時分復用和解復用后，輸出和輸入波形如下：時分信道 最終仿真結(jié)果由上圖可以看到，4路數(shù)據(jù)的輸出比輸入有2個時鐘延遲，符合要求，而且數(shù)據(jù)編號都完全一致，信道劃分時隙滿足信號傳輸率要求。五、總結(jié)本設計主要實現(xiàn)了以下目標：（1） VHDL完成內(nèi)部時序的劃分；（2） FPGA內(nèi)部自產(chǎn)生8個用戶數(shù)據(jù)并編號，以及2次串并轉(zhuǎn)化完成了時分復用；（3） 每個用戶的數(shù)據(jù)傳輸率不低于13Kbps,復用后的信道傳輸速率不低于104Kbps。（4） 用戶解復用后信息正確，無誤碼。 當然，在本設計中，雖然最后基本都滿足我們設定的要求，也還是有些不足，比如在時鐘頻率提高到一定程度時，信號延時較大，可能是設計時還不夠簡單，需要進一步優(yōu)化。此外，如果實際測試出現(xiàn)信號復位不準，消抖開關的設計是必要的。 最后我要感謝聶偉老師，《數(shù)字移動通信》作為一門很重要的通信研究生課程，我非常有幸的得到聶偉老師的教誨，無論在課堂上還是課下，老師交給我們很多理論和實際的數(shù)字移動通信知識，讓我受益匪淺。最后幾周的TDMA基礎幀的復用和解復用設計，加深了對幀復用技術的理解，對Quartus下的設計也更加熟悉。我以后會更加努力
化學相關推薦
鄂ICP備17016276號-1