fpga中的時序分析和設計(編輯修改稿)
2025-07-10 06:52 本頁面
【文章內容簡介】 PRE D Q CLR 組合 邏輯 Tclk1 TCO Tdata Tclk2 Tsu ?時序分析（保持時間余量） ? 在鎖存沿到來之前，實際數(shù)據(jù)穩(wěn)定的時間超出能正確采樣的的余量。 ? 保持時間余量大于 0是采樣穩(wěn)定的必要條件。 Tclk2 Th CLK Tclk1 Data Valid Tdata Data Valid Tco Hold Slack 鎖存沿 REG1 PRE D Q CLR REG2 PRE D Q CLR 組合 邏輯 Tclk1 TCO Tdata Tclk2 Th ?時序分析（恢復 /移除時間） 恢復時間 : 在時鐘沿到來之前，數(shù)據(jù)已經(jīng)穩(wěn)定的最短時間。 移除時間 : 在時鐘沿到來之后，數(shù)據(jù)保持穩(wěn)定的最短時間。 跟同步信號的建立時間和保持時間是類似的概念。 D Q CLR SET CLK Trem Valid ASYNC Trec CLK ASYNC ?時序分析（異步和同步） ? 盡量用同步 設計 。 ? 異步信號一般只在沒有 時鐘 的情況下需要復位 /置位操作 時 使用。 ? 同步等于所有的 動 作在 時鐘這 個口令 員 的口令下同 時動 作，整 齊 劃一， 穩(wěn) 定性可靠。 ? 異步等于各信號各自 為 政，需要 設計 者搞清他 們 的關系，把他 們 都控制和安排好。 ? 異步 設計 不是不可以，但是增大了 設計 者的工作量，增加了 設計 的復 雜 度。 ASSP reg1 PRE D Q CLR FPGA/CPLD reg2 PRE D Q CLR OSC FPGA/CPLD reg1 PRE D Q CLR reg2 PRE D Q CLR 用同步信號控制異步接口（芯片間） 用同步信號控制異步接口（芯片內） Data arrival path Data arrival path Data required path Data required path ?時序分析（ IO接口分析） ? 接口時序分析必須考慮外部接口芯片的時序特性 ? 接口時序分析包括外部走線的延時特性 FPGA/CPLD FPGA/CPLD reg1 PRE D Q CLR reg2 PRE D Q CLR
教學教案相關推薦
鄂ICP備17016276號-1