正弦信號發(fā)生器方案設(shè)計(jì)-資料下載頁
2024-11-03 11:36本頁面
【導(dǎo)讀】①利用電阻、電容、運(yùn)放等傳統(tǒng)器件搭建LC或RC正弦信號發(fā)生器。通過改變電路中的。元件的參數(shù)值來調(diào)節(jié)輸出頻率。這種方式成本低廉，但由于采用大量分立器件，受其工。作原理的限制頻率穩(wěn)定度較低。比較麻煩，電路復(fù)雜，調(diào)試?yán)щy，精度差。②采用專用信號發(fā)生芯片MAX038來實(shí)現(xiàn)正弦信號波形的輸出。而且頻率精度和穩(wěn)度均難以達(dá)到要求。③采用基于鎖相環(huán)技術(shù)或者非線性器件頻率變換技術(shù)的頻率合成器。故雖然頻率穩(wěn)定能達(dá)到要求卻很難做到頻。率輸出范圍1KHZ—10MHZ和100HZ步進(jìn)的要求。但該方案需要額外的模擬調(diào)制FM和AM的調(diào)制電路，制的數(shù)字幅度調(diào)制，多進(jìn)制的數(shù)字相位調(diào)制和多進(jìn)制的數(shù)字幅度相位聯(lián)合調(diào)制。③利用微處理器和DAC實(shí)現(xiàn)DDS信號產(chǎn)生器。作的順序性，這時(shí)的相位累加頻率將比微處理器的時(shí)鐘頻率低得多。微處理器程序執(zhí)行的順序性限。微處理器完成鍵盤輸入，液晶顯示等人機(jī)交換任務(wù)。除DDS合成信號固有的高次諧波，同時(shí)有兩倍放大的功能。使FPGA輸出相應(yīng)的信號。
【正文】 來間接實(shí)現(xiàn)，而 DPSK的調(diào)制是通過降 DDS 相位累加器的相位步進(jìn)瞬時(shí)設(shè)置為 2π來實(shí)現(xiàn)反相． FM 調(diào)制通過給正弦波 (載頻 )的頻率字疊加一個(gè)偏移頻率字來實(shí)現(xiàn)頻率的轉(zhuǎn)移 。AM 調(diào)制直接在 FPGA內(nèi)用數(shù) 字乘法器實(shí)現(xiàn) 。ASK調(diào)制直接用開關(guān)選通載頻信號或 截?cái)?載頻信號實(shí)現(xiàn) . 整個(gè)邏輯設(shè)計(jì)框圖如下圖 (2）所示 : 五、硬件電路設(shè)計(jì) 根據(jù)總體設(shè)計(jì)方案，整個(gè)系統(tǒng)的硬件模塊有：單片機(jī)控制模塊、信號產(chǎn)生模塊（ FPGA)、DAC 模塊、濾波和放大。 (1)控制模塊主要由單片機(jī) AT89851 和 LCD12864 和 4 4 矩陣鍵盤組成，連接圖如下圖 所示： （ 2）整個(gè)系統(tǒng)的信號生成采用數(shù)字方式 FPGA 中實(shí)現(xiàn)，因此信號產(chǎn)生模塊是整個(gè)系統(tǒng)的核心，可采用成品的 EPIC3T144 開發(fā)板。 （ 3） DAC 采用 MAX5858A，電 路圖如下圖所示，其中 OPA681 是一片高帶寬增益運(yùn)放，MAX5858A 的差分電流輸出的電流范圍可由 R2 設(shè)定，輸出最大值為 32 Vrefo/Rset。 當(dāng)它取 10mA的最大電流輸出，結(jié)合后取 Rf 為 50Ω的電流 電壓變換，輸出范圍為500～ 500mV。 DAC 電路 電源地的處理 （ 4）濾波部分采用一個(gè)二階巴沃斯特低通濾波器電路，采用 MAX4108 運(yùn)放完成。同時(shí) 作兩倍 電壓放大。濾波器實(shí)際如下圖（ 4）所示： 濾波器電路 參考資料 ：《數(shù)字電路 EDA技術(shù)入門與實(shí)戰(zhàn)》，羅朝霞 赫建國，人民郵電出版社， 2020 《全國大學(xué)生電子設(shè)計(jì)競賽試題精解選》，陳永真 寧武等，電子工業(yè)出版社， 202
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1