【導(dǎo)讀】本設(shè)計(jì)在理論上對(duì)DDS的原理進(jìn)行了分析，采用DDS專(zhuān)用集成芯片AD9851. 與FPGA實(shí)現(xiàn)了正弦信號(hào)發(fā)生器，再外加一片DAC0832實(shí)現(xiàn)AM調(diào)制信號(hào)的產(chǎn)生。采用頻率字運(yùn)算方法實(shí)現(xiàn)頻率線(xiàn)性調(diào)制。用戶(hù)界面采用4×4鍵盤(pán)輸入，以6位數(shù)碼。硬件電路設(shè)計(jì)完成了FPGA控制模塊、用戶(hù)界面模塊、FPGA與AD9851的。接口、濾波器模塊和調(diào)幅。AD9851、AM、FM、ASK和PSK。號(hào)的測(cè)試，結(jié)果表明性能指標(biāo)達(dá)到設(shè)計(jì)要求。

　　

【正文】 的場(chǎng)合，就要用到這種方式，即把要產(chǎn)生基本波形的數(shù)據(jù)存在 ROM 中，連續(xù)取出送到 DAC 去轉(zhuǎn)換成電壓信號(hào)。 本次設(shè)計(jì) AM 運(yùn)用 DAC0832 與 AD9851 生成。原理如 圖 318 所示，只是將 10 位的 DAC AD9731 改為 DAC0832。 硬件的制作 根據(jù)設(shè)計(jì)思想，繪制原理圖，在繪制 PCB 板。 PCB 采用雙層板，元件采用手動(dòng)布局，布線(xiàn)采用先自動(dòng)布線(xiàn)，根據(jù)自動(dòng)布線(xiàn)再手動(dòng)布線(xiàn)。在布局布線(xiàn)時(shí)注意以下幾點(diǎn)： ⑴數(shù)字地與模擬地分開(kāi)，在三點(diǎn)用導(dǎo)線(xiàn)連接。 ⑵數(shù)字部分和模擬部分在布局上注 意盡量分開(kāi)。 ⑶集成電路的去偶電容應(yīng)盡量靠近芯片的電源腳，高頻最靠近為原則。使之與電源和地之間形成回路最短。 ⑷旁路電容應(yīng)均勻分布在集成電路周?chē)? 西南科技大學(xué)本科畢業(yè)設(shè)計(jì)論文 26 第 4 章 正弦信號(hào)發(fā)生器 FPGA 程序 設(shè)計(jì) 在完成了正弦信號(hào)發(fā) 生器的硬件設(shè)計(jì)后，必須對(duì)其進(jìn)行軟件編程。編寫(xiě)硬件底層驅(qū)動(dòng)程序，包括 鍵盤(pán) 驅(qū)動(dòng)程序、顯示器驅(qū)動(dòng)程序和 AD9851 的驅(qū)動(dòng)程序。還有基于底層驅(qū)動(dòng)程序的控制程序，用于系統(tǒng)功能的實(shí)現(xiàn)。 QuartusⅡ 軟件和 VHDL 簡(jiǎn)介 本設(shè)計(jì)所使用的開(kāi)發(fā)軟件為 QuartusⅡ，它是 Altera 提供的 FPGA/CPLD 開(kāi)發(fā)集成環(huán)境。 Altera 是世界最大可編程邏輯器件供應(yīng)商之一。 QuartusⅡ在 21 世紀(jì)初推出，是 Altera 前一代 FPGA/CPLD 集成開(kāi)發(fā)環(huán)境 MAX+pulsⅡ的更新?lián)Q代產(chǎn)品。其界面友好，使用便捷。 QuartusⅡ提供與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，使得設(shè)計(jì)者能很方便的設(shè)計(jì)輸入、快速處理和器件編程。 Altera 的 QuartusⅡ提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿(mǎn)足各種特定設(shè)計(jì)的需要，也是單芯片可編程系統(tǒng)（ SOPC） 設(shè)計(jì)的綜合性環(huán)境和 SOPC 開(kāi)發(fā)的基本設(shè)計(jì)工具，并為 Altera DSP 開(kāi)發(fā)包進(jìn)行系統(tǒng)模型設(shè)計(jì)提供了 集成綜合環(huán)境。 QuartusⅡ設(shè)計(jì)工具完全支持 VHDL、 Verilog 的設(shè)計(jì)流程，其內(nèi)部嵌有 VHDL、 Verilog 邏輯綜合器。QuartusⅡ也可利用第三方的綜合工具，如 Leonardo Spectrum、 Synplify Pro、 FPGA CompilerⅡ，并能直接調(diào)用這些工具。同樣， QuartusⅡ具備仿真功能，同時(shí)也支持第三方的仿真工具，如 ModelSim。此外， QuartusⅡ與 MATLAB 和 DSP Builder 結(jié)合，可以進(jìn)行基于 FPGA 的 DSP 系統(tǒng)開(kāi)發(fā)，是 DSP 硬件系統(tǒng)實(shí)現(xiàn)的關(guān)鍵 EDA 工具。 VHDL 語(yǔ)言 對(duì)電子線(xiàn)路的表達(dá)和設(shè)計(jì)是 EDA 建模和實(shí)現(xiàn)技術(shù)中最基本和最重要的方法 。它具有功能強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔明確的代碼描述來(lái)進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì)。它具有多層次的設(shè)計(jì)描述功能，支持設(shè)計(jì)庫(kù)和可重復(fù)使用生成的元件。本文 采樣的就是 VHDL 編程。 ⑴ VHDL 程序的基本結(jié)構(gòu) VHDL 程序通常包括實(shí)體 （ Entity）、 構(gòu)造體 （ Architecture） 、配置 （ Configuration） 、包集合 （ Package）和庫(kù) （ Library） 5 個(gè)部分。前分是可以分別編譯的源設(shè)計(jì)單元。 下面所示是一個(gè)簡(jiǎn)單的 VHDL 程序基本結(jié)構(gòu)： library ieee。打開(kāi) VHDL 的庫(kù) use 。使用程序包 西南科技大學(xué)本科畢業(yè)設(shè)計(jì)論文 27 實(shí)體部分（用來(lái)描述所設(shè)計(jì)的系統(tǒng)的外部接口信號(hào)） entity 實(shí)體名 is port ( 端口名：方向 數(shù)據(jù)類(lèi)型名； ) end 實(shí)體名； －構(gòu)造體（用來(lái)描述基本設(shè)計(jì)單元的行為、元件和內(nèi)部連線(xiàn)關(guān)系） architecture 構(gòu)造體名 of 實(shí)體名 is begin 并行處理語(yǔ)句； end 構(gòu)造體名； ⑵ 基于 VHDL 的可編程邏輯器件設(shè)計(jì) 目前，集成電路的設(shè)計(jì)規(guī)模日益增大，復(fù)雜程度日益提高。在高于的抽象層次上，原來(lái)的以邏輯圖和布爾方程描述硬件的方法已不再適宜則逐漸發(fā)展成滿(mǎn)足上述要求的新的集成電路設(shè)計(jì)方法：以硬件描述語(yǔ)言邏輯綜合為基礎(chǔ)，采用自頂至下的電路設(shè)計(jì)。 ① 自頂至下的設(shè)計(jì)方法 正是由于 VHDL 語(yǔ)言的出現(xiàn)，現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)從傳統(tǒng)的邏輯設(shè)計(jì)（系統(tǒng)構(gòu)思 — 電路圖設(shè)計(jì)與輸入 — 綜合與仿真 — 系統(tǒng)實(shí)現(xiàn) — 系統(tǒng)到 VHDL 行為概念設(shè)計(jì)方式（系統(tǒng)構(gòu)思 — VHDL 輸入 — 綜合與仿真 — 系統(tǒng)系統(tǒng)仿真）。隨著數(shù)字系統(tǒng)規(guī)模越來(lái)越大，程度越來(lái)越復(fù)雜， VHDL 語(yǔ)言設(shè)計(jì)領(lǐng)域的作用越來(lái)越重要。 ② 層次化設(shè)計(jì)方法 對(duì)復(fù)雜的 VHDL 設(shè)計(jì)，常常將復(fù)雜邏輯分成幾個(gè)簡(jiǎn)單的邏輯功能塊。每個(gè)模塊都用 VHDL 來(lái)實(shí)現(xiàn)，最后再將這幾個(gè)模塊連接起來(lái)，來(lái)完成要復(fù)雜邏輯功能。在這種 VHDL 的層次化設(shè)計(jì)中，需要將低層次的設(shè)計(jì)模元件安裝到高層次的設(shè)計(jì)模塊中。 另外，也常采用原理圖方式進(jìn)行各模塊的連接。 正弦 信號(hào)發(fā)生器的軟件設(shè)計(jì) 正弦信號(hào)發(fā)生器是本次設(shè)計(jì)的最主要和最基本的部分，其軟件由以下幾個(gè)軟件模塊構(gòu)成。 西南科技大學(xué)本科畢業(yè)設(shè)計(jì)論文 28 4 4 鍵盤(pán)掃描輸入的軟件設(shè)計(jì) 根據(jù)鍵盤(pán)掃描原理，設(shè)計(jì)的 掃描狀態(tài) 圖如 圖 41。 Out=”0111” out=”1011” out=”1101” out=”1110” 圖 41 掃描輸出狀態(tài)圖 注： 圖 41 中 out 的四位對(duì)應(yīng) 于 圖 38 中 KAY0～ KAY3。 圖中狀態(tài)轉(zhuǎn)換都是在 CLKK 時(shí)鐘信號(hào)的上升沿到來(lái)時(shí)，圖中未化出。 掃描鍵盤(pán)輸出 程序如下： REG: PROCESS(CLKK) BEGIN IF CLKK=39。139。 and CLKK39。EVENT THEN current_state = next_state。 END IF。 END PROCESS。 COM:PROCESS(current_state) BEGIN CASE current_state IS WHEN S0 = scanout = 0111。 Q1= 00。 next_state=S1。 WHEN S1 = scanout = 1011。 next_state=S2。 Q1= 01。 WHEN S2 = scanout = 1101。 next_state=S3。 Q1= 10。 WHEN S3 = scanout = 1110。 next_state=S0。 Q1= 11。 S0 S1 S2 S3 西南科技大學(xué)本科畢業(yè)設(shè)計(jì)論文 29 END CASE。 END PROCESS。 在 REG 進(jìn)程中的 CLKK 為鍵盤(pán)掃描的參考時(shí)鐘，為 20Hz。在進(jìn)程 COM 中從S0 到 S3 四個(gè)狀態(tài)掃描一次鍵盤(pán)，實(shí)際上就是依次使 KAY0～ KAY3 其中一根信號(hào)線(xiàn)為低電平，其余信號(hào)線(xiàn)為高電平。進(jìn)程中 的“ Q1”是為了后面編碼方便而設(shè)。KAY0～ KAY3 輸出掃描鍵盤(pán)信號(hào)， 從 KAY4～ KAY7 檢測(cè)是否有輸入信號(hào)，根據(jù)KAY0～ KAY7 的信號(hào)進(jìn)行編碼，也就是對(duì)鍵盤(pán)編碼，完成 表 32 中的編碼方式。 PROCESS(checkin) BEGIN CASE checkin IS WHEN 0111 = Q = Q1amp。00。datauni = 39。139。 WHEN 1011 = Q = Q1amp。01。datauni = 39。139。 WHEN 1101 = Q = Q1amp。10。datauni = 39。139。 WHEN 1110 = Q = Q1amp。11。datauni = 39。139。 WHEN others = Q = 1111。datauni = 39。039。 END CASE。 if clk39。event and clk = 39。139。 then dataunj = datauni。dataun = dataunj。 END IF。 END PROCESS。 PROCESS(Q) BEGIN CASE Q IS WHEN 1111 = codingout = 0000。 ... WHEN others = null。 END CASE。 END PROCESS。 前 一個(gè)進(jìn)程是讀鍵盤(pán)輸入信號(hào)。如果有某一個(gè)鍵按下，就會(huì)使 KAY4～ KAY7對(duì)應(yīng)信號(hào)線(xiàn)為低，進(jìn)程就會(huì)檢測(cè)到相應(yīng)的 輸入狀態(tài)，并對(duì)“ Q”附值，再輸出一個(gè)脈沖，表示有鍵按下。 這個(gè)脈沖滯 后編碼輸出一個(gè)系統(tǒng)時(shí)鐘周期，使得在后續(xù)程序中在 dataun 上升沿可以方便的讀到數(shù)據(jù)，如圖 42 所示。 后一個(gè)進(jìn)程是對(duì)輸入信號(hào)的初級(jí)編碼只是對(duì)數(shù)字 0 到 9 的數(shù)字定義了，其余的功能鍵在后續(xù)進(jìn)程 CBB 中定西南科技大學(xué)本科畢業(yè)設(shè)計(jì)論文 30 義的。 圖 42 鍵盤(pán)掃描功能仿真圖 6 位數(shù)碼掃描顯示的軟件設(shè)計(jì) 掃描顯示輸出程序流程圖 如 圖 43 所示，顯示鍵盤(pán)輸入的頻率。 圖 43 掃描顯示輸出程序流程圖 根據(jù)輸入數(shù)據(jù)的位數(shù)來(lái)定顯示數(shù)據(jù)的位數(shù)，將第一位數(shù)據(jù)送到數(shù)據(jù)口與第一位控制線(xiàn)使能在 第一位的位置顯示第一位數(shù)據(jù)，將第二位數(shù)據(jù)送到數(shù)據(jù)口與第二位控制線(xiàn)使能在第二位的位置顯示第二位數(shù)據(jù) ...直到第 N 位的顯示。 這樣循環(huán)的顯示數(shù)據(jù)，只要循環(huán)的頻率達(dá)到一定的頻率時(shí)，觀察 到的就是穩(wěn)定的 N 位 數(shù)據(jù)。 在程序設(shè)計(jì)中，顯示輸出模塊的數(shù)據(jù)輸入已經(jīng)從鍵盤(pán)的串行輸入轉(zhuǎn)換為并行的數(shù)據(jù)了。鍵盤(pán)串行輸入的數(shù)據(jù)是十進(jìn)制 BCD 碼 ，最大轉(zhuǎn)換為 6 位并行十進(jìn)制 BCD 碼（超出范圍需重新輸入數(shù)據(jù)） 。數(shù)據(jù)的位數(shù)也不是本模塊自己產(chǎn)生的，它和串并轉(zhuǎn)換都是在模塊 CBB中得到的。 圖 44 顯示模塊功能仿真圖 動(dòng)態(tài)掃描顯示模塊功能仿真如圖 44 所示。本模塊僅僅是實(shí)現(xiàn)動(dòng)態(tài)顯示功能。因?yàn)轱@示器用的是 LED 七段數(shù)碼管，所以圖中顯示數(shù)據(jù)輸出 DPOUT 本該是七段數(shù)碼管的編碼，為了方便觀察更改為十進(jìn)制 BCD 碼。整個(gè)顯示過(guò)程在圖中不能看出，具體是鍵盤(pán)輸入一個(gè)數(shù)據(jù)，顯示器在第一位顯示 ，鍵盤(pán)再輸入，上次輸入的就在相鄰高位顯示，這次輸入的數(shù)據(jù)在最低位顯示，以次類(lèi)推。掃描顯示的時(shí)鐘頻率不能數(shù)據(jù)位數(shù) N 第一位數(shù)據(jù)送到數(shù)據(jù)口 第一位控制線(xiàn)使能 第 N 位數(shù)據(jù)送到數(shù)據(jù)口 第 N 位控制線(xiàn)使能 ... 西南科技大學(xué)本科畢業(yè)設(shè)計(jì)論文 31 太低，過(guò)低就不能完成動(dòng)態(tài)顯示了。 鍵盤(pán)輸入信號(hào)處理 模塊的軟件設(shè)計(jì) 前面用到的串并轉(zhuǎn)換在此介紹，四位串并轉(zhuǎn)換和記錄數(shù)據(jù)位數(shù)程序 是 CBA 模塊的 一 部分，程序 如下： IF DATAUN39。EVENT AND DATAUN = 39。139。 THEN IF Codingin 10 THEN DPDT1 = Codingin。 DPDT2 = DPDT1。 DPDT3 = DPDT2。 DPDT4 = DPDT3。 DPDT5 = DPDT4。 DPDT6 = DPDT5。 IF CNT6 6 THEN CNT6 = CNT6 + 1。 ELSE CNT6 = 1。 END IF。 END IF。 四位串并轉(zhuǎn)換程序是運(yùn)用了信號(hào)賦值的行為特性（在進(jìn)程的最后才對(duì)信號(hào)賦值）。程序表示為 6 級(jí) 4 位 D 觸發(fā)器。 四位串并轉(zhuǎn)換功能仿真圖如圖 45 所示。 CBB模塊 包含鍵盤(pán)的功能鍵實(shí)現(xiàn)部分，鍵盤(pán)功能鍵功能仿真圖 46 所示 。鍵盤(pán)輸入已 經(jīng)在鍵盤(pán)掃描輸入模塊進(jìn)行了編碼，本模塊是將初級(jí)編碼轉(zhuǎn)換為功能控制信號(hào)，在圖46 中，初級(jí)編碼為 F 的按鍵實(shí)現(xiàn) RESET 復(fù)位功能，提供所有需要復(fù)位的復(fù)位信號(hào)。初級(jí)編碼為 A 的按鍵第一功能實(shí)現(xiàn) addfrq 功能“ 提供頻率加步進(jìn) 100Hz，每按一次此鍵頻率輸出加 100Hz” ， 初級(jí)編碼為 A 的按鍵第二功能實(shí)現(xiàn) psken 功能“為 psk模塊提供 PSK 使能信號(hào)”。初級(jí)編碼為 B 的按鍵第一功能實(shí)現(xiàn) subfrq 功能“提供頻率減步進(jìn) 100Hz，每按一次此鍵頻率輸出減 100Hz”，初級(jí)編碼為 B 的按鍵第二功能實(shí)現(xiàn) asken 功能“為 ask模塊提供 ASK 使能信號(hào)”。初級(jí) 編碼為 C 的按鍵第一功能實(shí)現(xiàn) Enter 功能“提供頻率控制字輸入到 AD9851 信號(hào)”， 初級(jí)編碼為 C 的按鍵第二功能實(shí)現(xiàn) fmen 功能“為 fm模塊提供 FM 使能信號(hào)”。，初級(jí)編碼為 C 的按鍵 未定 西南科技大學(xué)本科畢業(yè)設(shè)計(jì)論文 32 圖 45 四位串并轉(zhuǎn)換功能仿真圖 圖 46 鍵盤(pán)功能鍵功能仿真圖 義第一功能，初級(jí)編碼為 C 的按鍵第二功能實(shí)現(xiàn) amen 功能 “ 為 am 模塊提供 AM