集成電路中的無源元-資料下載頁
2025-04-30 13:59本頁面
【正文】 叉 ?如必須交叉時則使用短而粗的重?fù)诫s多晶硅線，因?yàn)?多晶硅線的寄生電容僅高于鋁線。 1. 鋁連線 —— 金屬膜連線的一種 46 首先要考慮連通電路和設(shè)計規(guī)則規(guī)定的最小尺寸： 最小鋁條寬度和鋁條間距，與電極孔的最小覆蓋 還應(yīng)注意以下幾個問題： ?設(shè)計互連線的鋁條圖形時要注意的問題 ?長引線的電阻 在一般情況下鋁互連線的電阻是很小的。但當(dāng) 鋁膜太薄或鋁連線太長、寬度太窄時 ，鋁連線的電阻不可忽視。 在設(shè)計鋁連線寬度 W 時．還應(yīng)考慮鋁膜在 SiO2層臺階處會變薄，在后續(xù)工序中可能劃傷，所以只要電路性能允許，總是取較大的 W。 47 ?大電流密度的限制 ? 電流太大會引起鋁膜結(jié)球， ? 即使電流不太大．長時間較大電流通過鋁條，會產(chǎn)生鋁的“電遷移”現(xiàn)象。 “電遷移”現(xiàn)象： 即鋁離子從負(fù)極向正電極方向移動。結(jié)果在鋁連線一端產(chǎn)生晶須．另一端則產(chǎn)生空洞，嚴(yán)重時甚至斷路。 美國軍用標(biāo)準(zhǔn)規(guī)定，流經(jīng)純鋁膜的電流密度為 J ≤ 2 105A/cm2 因而在設(shè)計流經(jīng)大電流的地線和電源線時，一定要保證鋁條有足夠的寬度。 用 AlSiCu合金代替純鋁作互連線，可以改善電遷移現(xiàn)象。 48 2022/5/28 ?SiA1 互熔問題 在高溫下， Al， Si 會形成 A1— Si 共熔體，在共熔點(diǎn)溫度 (577℃ )下， 1μm厚的 A1 膜可“吃掉” (熔去 ) 。 ?雙極晶體管的發(fā)射區(qū)擴(kuò)散層和 MOS管的源、漏擴(kuò)散層變簿 ?A1— Si共熔體中析出的 Si原子，會向附近的純 鋁 中擴(kuò)散，所以在小接觸孔附近有大塊的鋁條的情況下，雖然合金溫度不太高，也會從接觸孔邊緣開始把 PN 結(jié)熔穿。 解決方法： （ 1） 所以對于淺結(jié)、小接觸孔、大而厚的鋁膜，要特別注意選擇適當(dāng)?shù)暮辖饻囟群蜁r間，一般取 450~500℃ ， 20~30mim。 （ 2） 另外一個解決辦法，是在鋁中摻硅 對于結(jié)深小于 1μm的器件．應(yīng)采用 含硅量的重量百分比為 ％ ~2％ 的 Al— Si 合金作為互連材料，以減少“吃硅”現(xiàn)象，且 AlSi合金的硬度比純鋁高，可減少劃傷。 但硅的含量不能太大 ，當(dāng) Si的含量超過 2％時，在加溫的過程中，硅可能在界面析出，使接觸電阻增加，甚至發(fā)生脫鍵現(xiàn)象。 49 2022/5/28 2. 擴(kuò)散區(qū)連線 ? 在雙極集成電路中，因?yàn)?基區(qū)擴(kuò)散層的薄層電阻較大 ( RS =100 ~ 200?/□ )，一般不用基區(qū)擴(kuò)散層作內(nèi)部連線。 ?在 MOS 集成電路中，源、漏擴(kuò)散區(qū)的薄層電阻 RS =10 ~ 300 ? /□，有時可用這層擴(kuò)散層作內(nèi)連線。 一般是將相應(yīng)的 MOS管的源或漏區(qū)加以延伸而成，但它將增加 PN 結(jié)電容，所以只在不得已時才使用這層連線。 50 3. 多晶硅連線 當(dāng)前很多 MOS集成電路采用多晶硅柵工藝。 在 MOS集成電路中，從前級輸出到下級輸入柵之間的連線，一般 只流過瞬態(tài)電流 ．用多晶硅作此連線是很合適的。 摻雜多晶硅的薄層電阻 RS =15 ~50?/□，但是當(dāng)器件尺寸進(jìn)一步縮小時，多晶硅連線電阻太大，此時 可用 Ti ， W ， Mo 的硅化物作連線 。 51 2022/5/28 4. 銅連線 ?當(dāng)芯片集成度提高時，引線的長度隨之增加， 鋁的電阻率盡管比較低，但是此時引線長度的電阻已不能忽略； ? 鋁的電遷移現(xiàn)象和硅鋁共融問題等，對超大規(guī)模集成電路可靠性的影響日益顯著 于是開發(fā)了銅連線技術(shù)： 優(yōu)點(diǎn)：銅的電阻率比鋁低，而且抗電遷移的能力很強(qiáng) 缺點(diǎn)： 硅的玷污、與硅和二氧化硅的黏附性不好和加工困難。 52 2022/5/28 5. 交叉連線 雙極型集成電路在單層金屬布線時，連線總會有交叉，這時可用以下辦法解決。 1）利用基區(qū)擴(kuò)散電阻、隱埋層電阻上的氧化層走線，不需要增加工藝和芯片面積。 53 2022/5/28 2）利用雙基極或雙集電極管子，或加大晶體管電極之間的距離進(jìn)行交叉走線，但這要稍許增加晶體管芯片面積及某些寄生參數(shù) 。 3）利用“磷橋”作為交叉走線，但要增加面積和串聯(lián)電阻，一般不用在電源線和地線上。 54 2022/5/28 對于超大規(guī)模集成電路或較復(fù)雜的集成電路，有時需要 多層布線 才能滿足要求，圖為雙層布線的剖面圖。由圖可以看到 ,兩層金屬布線垂直交叉，在上下層連線需要連接的地方開了一個通孔，兩層連線之間有中間絕緣層將它們隔開。 2022/5/28 55 ? 一般材料純度在 ％ 已認(rèn)為很高了 ， 有 ％ 的雜質(zhì)不會影響物質(zhì)的性質(zhì) 。 而半導(dǎo)體材料不同 ， 純凈的硅在室溫下： ?＝ 21400Ω cm ? 如果在硅中摻入雜質(zhì)磷原子 ， 使硅的純度仍保持為％ 。 則其電阻率變?yōu)椋??＝ cm。 因此 ，可利用這一性質(zhì)通過摻雜質(zhì)的多少來控制硅的導(dǎo)電能力 。 半導(dǎo)體的導(dǎo)電能力隨所含的微量雜質(zhì)而發(fā)生顯著變化 2022/5/28 56 半導(dǎo)體材料的導(dǎo)電率 電子以速度 Vd移動 則有 : 由式 (1)、式（ 2）可得 nn qn ?? 0?電子濃度 電子遷移率 改變半導(dǎo)體 材料的電導(dǎo)率 改變 n0 )1(0 dqVnJn ?nd EV ??)2(EJn n??E 電流密度
外語相關(guān)推薦
鄂ICP備17016276號-1