cadence-allegro元件封裝制作流程-資料下載頁
2025-04-07 05:13本頁面
【正文】 W，腳趾寬度Z，腳趾指尖與芯片中心的距離D，引腳間距P，如下圖：WDZXYWS焊盤尺寸及位置計算：X=W+48 mil S=D+24 mil Y=P/2+1，當P=26 mil；Y=Z+8，當P26 mil。2) 對于QFN封裝，由于其引腳形式完全不同，一般遵循下述原則：PCB I/O焊盤的設計應比QFN的I/O焊端稍大一點，焊盤內(nèi)側(cè)應設計成圓形（矩形亦可）以配合焊端的形狀，詳細請參考圖2 和表1。典型的QFN元件I/O焊端尺寸（mm）典型的PCB I/O焊盤設計指南（mm）焊盤間距焊盤寬度（b）焊盤長度（L）焊盤寬度（X）外延（Tout）內(nèi)延（Tin）如果PCB有設計空間， I/O焊盤的外延長度（Tout），可以明顯改善外側(cè)焊點形成，如果內(nèi)延長度（Tin），則必須考慮與中央散熱焊盤之間保留足夠的間隙，以免引起橋連。通常情況下， mm， mm。手工焊接時外延可更長。以下是典型的例子：. 焊盤制作參考AD8056的SO8封裝尺寸，W=（16+50）/2=33 mil，P= 50mil，Z=（+）/2= mil，故而X取80 mil，Y取25 mil。，參數(shù)配置界面如下圖所示。. 封裝設計. 各層的尺寸約束除絲印層外，這里不再贅述。對于絲印層，表貼IC的絲印框與引腳內(nèi)邊間距10mil左右，線寬5mil，形狀與該IC的封裝息息相關(guān)，通常為帶有一定標記的矩形（如切角或者打點來表示第一腳）。對于sop等兩側(cè)引腳的封裝，長度邊界取IC的非引腳邊界即可。絲印框內(nèi)靠近第一腳打點標記，絲印框外，第一腳附近打點標記，打點線寬視元件大小而定，合適即可。對于QFP和BGA封裝（引腳在芯片底部的封裝），一般在絲印框上切角表示第一腳的位置。. 封裝制作參考AD8056的SO8封裝尺寸，D=（+244）/4= mil，故而S=142 mil，取140 mil。1) 放置焊盤可以選擇批量放置焊盤，options中設置如下圖左所示，放置完后如下圖右所示。2) 放置外形和標識，最終的封裝如下圖所示：5. 通孔IC本文檔以一個DIP8封裝為例來進行說明。DIP封裝的尺寸如下圖所示。. 通孔焊盤設計，區(qū)別在于對于通孔IC，一般會用一個特殊形狀的通孔來表示第一腳，這里第一腳的焊盤用正方形，其他為圓形。引腳直徑d（一般的引腳并非圓柱而是矩形，此時d應該取長度） mm，接近20 mil，故鉆孔直徑32 mil，焊盤直徑48 mil，Antipad的直徑為68 mil，熱風焊盤的內(nèi)徑為52 mil，外徑為68 mil，開口寬度為18 mil。由于還需要一個正方形的焊盤，其設置如下圖所示。. 封裝設計封裝設計過程與前所述基本類似。這里僅給出每一步的截圖。1) 批量放置8個焊盤如下圖左，更換掉1腳的焊盤后如下圖右。更換時可使用ToolsReplace命令，其options的設置如下圖中所示。2) 放置各層外形和標識后如下圖所示。
公司管理相關(guān)推薦
鄂ICP備17016276號-1