集成電路課程設(shè)計(jì)(cmos二輸入與門)-資料下載頁(yè)
2025-01-18 15:54本頁(yè)面
【正文】 ND節(jié)點(diǎn)的方法是單擊插入節(jié)點(diǎn)圖標(biāo)，再到繪圖窗口中用鼠標(biāo)左鍵拖曳出一個(gè)與上方電源線重疊的寬為39柵格、高為5個(gè)柵格的方格后，將自動(dòng)出現(xiàn)Edit Object(s)對(duì)話框，在“On”框的下拉列表中選擇Metal1，如圖22中所示。在Port name欄內(nèi)鍵入Vdd，在Text Alignment選項(xiàng)中選擇文字相對(duì)于框的位置的右邊。然后單擊“確定”按鈕。用同樣的方式標(biāo)出GND、A、B以及Q。圖22放好上面的所有節(jié)點(diǎn)標(biāo)號(hào)之后最整個(gè)二輸入與門電路的版圖就算做好了，接下來(lái)再進(jìn)行單元名稱的修改。執(zhí)行Cell/Rename Cell命令，打開(kāi)Rename Cell Cell0對(duì)話窗口，將cell名修改為yumen。最后畫好的完整版圖如下圖23中所示。圖23版圖畫好之后接下來(lái)就是做總版圖DRC、ERC、LVS檢查以及SPC文件的生成，由于本次設(shè)計(jì)是用的Cadence軟件做的電路原理圖設(shè)計(jì)，而版圖設(shè)計(jì)是用的LEdit軟件，所以無(wú)法做LVS檢查，同時(shí)由于LEdit軟件只提供了DRC檢查，所以本次設(shè)計(jì)只做DRC檢查。選擇Tools/DRC命令，打開(kāi)Design Rule Check對(duì)話框，選中Write errors to ，單擊“確定”按鈕，進(jìn)行設(shè)計(jì)規(guī)則檢查，結(jié)果如圖24中所示圖24從圖28中可以看到，整個(gè)與門電路的版圖DRC沒(méi)有錯(cuò)誤，然后接下來(lái)就能生成SPC文件了。執(zhí)行Tools/Extract命令或單擊圖標(biāo)，打開(kāi)Extract對(duì)話框，在Extract definition file欄內(nèi)選擇X: \\Samples\ SPR\example1\，如圖25所示。圖25選擇Output標(biāo)簽頁(yè)，在“Comments”欄中，選擇Write nodes name選項(xiàng)，在“Write nodes and devices as”欄內(nèi)選中Names項(xiàng)，即設(shè)定輸出節(jié)點(diǎn)以名字出現(xiàn)，并在SPICE include statement欄內(nèi)輸入“.include X: \Tspice81\models\”，然后單擊Run按鈕，執(zhí)行File/Open命令。最后與門電路的SPC文件如下：* Circuit Extracted by Tanner Research39。s LEdit Version / Extract Version 。* TDB File: D:\課件\LEdit \LEdit \LEdit \workdesk\* Cell: yumen Version * Extract Definition File: ..\samples\spr\example1\* Extract Date and Time: 12/20/2013 20:17.include D:\課件\LEdit \LEdit \LEdit \workdesk\* Warning: Layers with Unassigned FRINGE Capacitance.* Poly1Poly2 Capacitor ID* Pad Comment* NODE NAME ALIASES* 1 = OUT (34,291)* 2 = Vdd (111,309)* 3 = GND (111,270)* 5 = B (,285)* 6 = A (95,286)M1 OUT 4 Vdd Vdd PMOS L=2u W=5u $ (31 33 )M2 OUT 4 GND GND NMOS L=2u W=5u $ (31 33 )M3 4 B Vdd Vdd PMOS L=2u W=5u $ ( 301 306)M4 4 A Vdd Vdd PMOS L=2u W=5u $ (85 301 83 306)M5 4 B GND GND NMOS L=2u W=5u $ ( )M6 4 A GND GND NMOS L=2u W=5u $ (85 83 )* Total Nodes: 6* Total Elements: 6* Total Number of Shorted Elements not written to the SPICE file: 0* Output Generation Elapsed Time: sec* Total Extract Elapsed Time: sec.END六、心得體會(huì)此次課程設(shè)計(jì)在老師的悉心指導(dǎo)，同學(xué)們的熱情幫助下，我已圓滿完成了本次課程設(shè)計(jì)的要求。從課題選擇到具體構(gòu)思和內(nèi)容以及數(shù)據(jù)的測(cè)試，我深刻體會(huì)到做事情不能急躁，從電路原理圖的繪制到仿真，再到版圖的制作，每一步都要要細(xì)心仔細(xì)的去完成。在這周時(shí)間所經(jīng)歷的學(xué)習(xí)和生活，我深刻感受到老師的精心指導(dǎo)和無(wú)私的關(guān)懷，讓我受益匪淺。本次課程設(shè)計(jì)的名稱為“二輸入與門電路設(shè)計(jì)”，經(jīng)過(guò)此次課設(shè)使我對(duì)Cadence軟件和LEdit軟件的使用都有了更深刻的了解，這將對(duì)我以后的學(xué)習(xí)和工作帶來(lái)莫大的幫助。七、致謝四年的大學(xué)生活接近尾聲，首先，要感謝所有教過(guò)我的老師，不論是在學(xué)習(xí)，還是在生活上，謝謝您們付出的點(diǎn)點(diǎn)滴滴，指引我前進(jìn)的道路。在此，我要向諸位老師深深地鞠上一躬。謝謝與我真心相待的朋友，陪我度過(guò)大學(xué)最美好的時(shí)光，你們是我最寶貴的財(cái)富還要感謝我的父母，謝謝你們一如既往的支持和包容，使我健康的成長(zhǎng)，積極樂(lè)觀地生活。特別地，要感謝本論文的指導(dǎo)教師高劭宏老師。謝謝您悉心認(rèn)真負(fù)責(zé)地指導(dǎo)。也謝謝您像朋友一樣隨和熱情地鼓勵(lì)。雖然相識(shí)不久，但是，與老師相處的這段日子給我四年的大學(xué)生活畫上了一個(gè)美麗的句點(diǎn)。在這里，再一次真心地謝謝您！最后，本文參考了大量的文獻(xiàn)資料，在此，向?qū)W術(shù)界的前輩們致敬。八、參考文獻(xiàn)權(quán)海洋主編?！冻笠?guī)模集成電路設(shè)計(jì)與實(shí)踐》，西安電子科技大學(xué)出版社，2003年出版。 高德遠(yuǎn)主編?！冻笠?guī)模集成電路－系統(tǒng)和電路的設(shè)計(jì)原理》，高等教育出版社，2003年出版。 賈新章等. OrCAD/Capture CIS 9實(shí)用教程。 西安電子科技大學(xué)出版社，2000年出版。賈新章等. OrCAD/Capture 9實(shí)用教程。 西安電子科技大學(xué)出版社，1999年出版。鄧紅輝等譯?！禖MOS集成電路版圖概念、方法與工具》，電子工業(yè)出版社，2006年3月出版。孫潤(rùn)等編著。《TANNER集成電路設(shè)計(jì)教程》（第一、二冊(cè)），北京希望電子出版九、附錄33
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1