集成電路課程設(shè)計(jì)--四位加法器實(shí)驗(yàn)報(bào)告-資料下載頁(yè)
2025-01-19 00:30本頁(yè)面
【正文】 ner Research39。s LEdit Version File: D:\集成電路綜合設(shè)計(jì)\e005_tanner\tanner\LEdit90\add4\Cell: LightsDate: Sun May 27 22:30:13 2012Bin Size = locator units0 errors.0 warnings.Select layer generation elapsed time: 00:00:00 (%).Merge/Boolean layer generation elapsed time: 00:00:04 (%).DRC rule checking elapsed time: 00:00:03 (%).Total DRC elapsed time: 00:00:07.4．使用LVS 對(duì)比反相器：：LVS對(duì)比：但是對(duì)比出錯(cuò)：反相器LVS始終對(duì)比不出，錯(cuò)誤如上，但修改多次終于成功。：通過(guò)本學(xué)期的集成電路課程設(shè)計(jì)的學(xué)習(xí)，我基本上了解了e005_tanner軟件的使用方法。在這個(gè)學(xué)期里，我使用了SEdit、TSpice、LEdit 三個(gè)軟件。分別用來(lái)畫(huà)電路原理圖，仿真波形以及畫(huà)布局圖。在這個(gè)實(shí)驗(yàn)中，SEdit最好學(xué)，只需要按照原理圖放置元件即可，TSpice次之，在仿真時(shí)，很容易出錯(cuò)，需要一步步設(shè)置。最難的就是LEdit，每做一步都需要設(shè)計(jì)規(guī)則檢驗(yàn)，找出錯(cuò)誤，修改完之后才能進(jìn)行下一步的工作，該過(guò)程需要細(xì)心和耐性。在LEdit設(shè)計(jì)nmos和pmos 時(shí)經(jīng)常犯錯(cuò)誤，找不出原因，每每都需要請(qǐng)教老師和同學(xué)。設(shè)計(jì)反向器時(shí)，調(diào)用nmos和pmos，該過(guò)程在前兩個(gè)步驟之后，操作起來(lái)比較容易了。通過(guò)設(shè)計(jì)一位加法器，然后調(diào)用一位加法器來(lái)完成4位加法器的設(shè)計(jì)，該思路很好。在平時(shí)電路設(shè)計(jì)當(dāng)中，思路很重要，教會(huì)我們解題的技巧。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1