ic課程設(shè)計四位與非門電路設(shè)計-資料下載頁
2025-06-05 10:21本頁面
【正文】 打開上面的網(wǎng)表文件，仿真，如下圖所示： 第 11 頁 共 12 頁 點擊 Avanwaves 加入輸出波形如圖所示： 3 仿真分析（延時分析） * cmos quanjianqi .measure tran tf trig v(SUM) val= fall=1 targ v(SUM) val= fall=1 .measure tran tr trig v(SUM) val= rise=1 targ v(SUM) val= rise=1 .measure tran tpdr trig v(SUM) val= rise=1 targ v(SUM) val= fall=1 .measure tran tpdf trig v(B) val= fall=1 targ v(SUM) val= rise=1 .measure tpd param=39。(tpdr+tpdf)/239。 ****** transient analysis tnom= temp= ****** tf= targ= trig= tr= targ= trig= tpdr= targ= trig= 第 12 頁 共 12 頁 tpdf= targ= trig= tpd= 四 課程設(shè)計總結(jié) 通過本次課程設(shè)計，使用了電路設(shè)計與仿真軟件 HSPICE，并練習(xí)用網(wǎng)表文件來描述模擬電路，用 MOS器件來設(shè)計四位邏輯輸入與非門電路，使我對 HSPICE軟件 有一個更深層次的認(rèn)識。 做課程設(shè)計同時也是對課本知識的鞏固和加強，由于課本上的知識太多平時課間的學(xué)習(xí)并不能很好的理解和運用 而且考試內(nèi)容有限 ，所以在這次課程設(shè)計過程中對整個數(shù)字芯片全定制設(shè)計流程 有了一個總體的認(rèn)識。學(xué)會了數(shù)字集成電路中 MOS管參數(shù)的設(shè)計。我們更加明白了很多比如說寄生電容包含幾部分，分別怎么計算還有寄生電容對芯片功耗和延時的影響及估算等課堂上學(xué)過又很模糊的東西。 印象最深的是版圖設(shè)計當(dāng)中遇到了非常多的問題由于第一次接觸版圖又沒有認(rèn)真閱讀數(shù)據(jù)手冊。版圖繪制過程中出現(xiàn)了很多規(guī)則上的錯誤導(dǎo)致后面規(guī)則檢查不能通過。 平時看課本時有時問題老是弄不懂做完課程設(shè)計那些問題就迎刃而解了。而且還可以記住很多東西。比如超前加法器如何實現(xiàn)超前進(jìn)位的通過動手實踐讓我對其結(jié)構(gòu)映象深刻原理更加明白了。通過這次課 程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，從而提高自己的實際動手能力和獨立思考的能力。認(rèn)識來源于實踐，實踐是認(rèn)識的動力和最終目的，實踐是檢驗真理的唯一標(biāo)準(zhǔn)。 在設(shè)計過程中會經(jīng)常會遇到這樣那樣的情況，但歸根結(jié)底是理論知識不夠扎實，缺乏足夠的耐心和一絲不茍的態(tài)度。 通 過這次課程設(shè)計 加強了我們動手、思考和解決問題的能力。但更重要的是充實了我的 大學(xué)生活。
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1