【正文】 R01amp。amp。amp。E1E2E31Q3C P圖 734 例 79 邏輯電路 2 4 7 3Z m m m? ? ?1 0 4 7 1Z m m m m? ? ? ?4 7 10m m m m? ? ? ?473m m m? ? ? m序列碼發(fā)生器 m序列碼也稱偽隨機序列碼， 其主要特點是： ① 每個周期中， “ 1”碼出現(xiàn) 2n1次，“ 0”碼出現(xiàn) 2n11 次，即 0、 1 出現(xiàn)的概率幾乎相等。 ② 序列中連 1 的數(shù)目是 n， 連 0 的數(shù)目是 n1。 ③ 分布無規(guī)律，具有與白噪聲相似的偽隨機特性。 m序列碼發(fā)生器是一種反饋移位型結構的電路，它由 n 位移位寄存器加異或反饋網絡組成。 序列長度 M=2n1 只有一個冗余狀態(tài)即全 0 狀態(tài)， 所以稱為 最大線性 序列碼發(fā)生器。 結構已定型，且反饋函數(shù)和連接形式都有規(guī)律。 反饋函數(shù)計算非常復雜 ， 常利用查表的方式就可以設計出 m序列碼發(fā)生器 。 Cn CP ⊕ Q1 Q2 … Q n1 Qn n位移位寄存器 F D1 C1 Cn1 C2 線性反饋移存器序列信號 發(fā)生器結構框圖 結構框圖顯示；反饋網絡為一系列的異或運算具有線性性 C1， C2， Cn表示乘法器，若 Ci=1表示第 i級觸發(fā)器的 輸出參加反饋， Ci=0表示第 i級觸發(fā)器的輸出不參加反饋 表 723列出了部分 m序列碼 的反饋函數(shù) F和移存器位數(shù) n的對應關系。 若給定一個序列信號長度 M， 則根據 M=2n1求出 n， 由 n查表 便可得到相應的反饋函數(shù) F。 例如，要產生 M=7的 m序列碼， 由 M=2n1，確定 n=3 得反饋函數(shù) F=Q1⊕ Q3 表 723 m序列反饋函數(shù)表 表中給出了兩種方案 即 F=Q1⊕ Q3 或 F=Q2⊕ Q3 用 74LS194時 F=Q0 ⊕ Q2。 據此即可畫出 邏輯圖。 但電路處于 000 不能自啟動！ 解決自啟動有 兩種方案： ,321 Q3213132131 F ????????① 在反饋方程中加全 0 校正項 ② 利用全 0 狀態(tài)重新置數(shù)從而實現(xiàn)自啟動。 該電路輸出的 m序列碼為 0011101。 Q0Q1Q2Q3S0S1D3D1C P7 4 L S 1 9 4D2D0＝1≥1Q1Q2Q3Q4Z11CrSR≥ 1清 0（ a ） 加 全 0 校 正1C PQ0Q1Q2Q3S1S0D3D1C P7 4 L S 1 9 4D2D0＝1Q1Q2Q3Q4CrSR清 0 ZC P1（ b ） 利 用 全 0 置 數(shù)≥ 11圖 735 M=7的 m序列碼發(fā)生器電路 以 MSI為核心的同步時序電路的分析與設計 分析方法 解： 圖 736 例 710邏輯電路 QAC P7 4 L S 1 6 1CrPTQBQCQDA B D L DC1011C P【 例 710】 分析圖 736 所示同步時序電路。 該電路無外部輸入信號，其 輸出取自計數(shù)器的輸出端 QDQCQBQA，是 Moore型電路。 ① 求寫激勵 (控制 )方程。 ② 列狀態(tài)遷移表，畫狀態(tài)圖。 1,rC ? 1,PT ? ,BLD Q? 10DCD CB A Q Q? 根據激勵方程與 74161 的功能確定每個狀態(tài)下的 激勵信號及操作功能，然 后確定其次態(tài)，因而得出 該電路的態(tài)序表如表 724 該電路是模 12 計數(shù)器， 若從 QD端輸出，則可以 得到 12 分頻的對稱方波。 表 724 例 710態(tài)序表 ③ 分析功能。 74161是同步置數(shù)，具備 置數(shù)功能需加時鐘脈沖 工作波形略。 【 例 711 】 試分析圖 737 所示電路。 圖 737 例 711 邏輯電路 D0D1D2D3SLC PS1S0Q0Q1Q2Q3A2A1A0D7D6D5D4D3D2D1D08選1MUXY Z111X107 4 L S 1 9 4C P解： 電路是由移存器 74LS194 和 8 選 1 數(shù)據選擇器組成 的 Moore型同步時序電路， X為外部輸入， Z為外輸出。 ① 求激勵方程和輸出方程 。 1 0 0 1 2 310 , 111 1S S D D D D??1 2 3( ) ( 1 , , , 1 , 1 , , , 0) TLmS Y Q Q Q X X X X??3ZQ?② 由激勵方程可知， S1S0=10，故 74LS194一直進行左移 操作，由于狀態(tài)變化會使 SL變化，從而又使狀態(tài)更新， 于是可列出 X=0、 X=1 ③ 分析功能。 由表 725可見，該電路為可 控序列碼發(fā)生器，當 X=0時， 產生 1001011 序列，當 X=1 時 ，產生 1010011 序列。 表 725 例 711態(tài)序表 1 2 3( ) ( 1 , , , 1 , 1 , , , 0) TLmS Y Q Q Q X X X X??1 0 0 1 2 310 , 111 1S S D D D D??3ZQ?X=0時 0 0 1 1 X=1時 1 1 0 0 設計方法 采用 MSI器件設計同步時序電路時有許多不同于傳統(tǒng)方法 ① 狀態(tài)化簡一般不必進行 (若化簡不減少 MSI器件數(shù)目 )。 ② 狀態(tài)分配根據器件的功能而定。 ③ 求激勵函數(shù)和輸出函數(shù)時，首先要確定 MSI器件在每 個狀態(tài)下執(zhí)行的操作功能，然后根據需要執(zhí)行的操作去 設置各控制端的激勵，進而再導出激勵方程和輸出方程 選擇合適的 MSI器件，根據其操作特點進行狀態(tài)分配。 設計舉例： 【 例 712】 以 74LS169 為核心設計模 5 可逆加 /減計數(shù)器。 解： ① 選擇狀態(tài)。 設 X為加 /減控制變量， 當 X=0 時，進行加法計數(shù)； X=1 時進行減法計數(shù)； 選擇 74LS169 的最后五個狀態(tài)構成模 5 可逆計數(shù)器。 QDQCQBQA1 1 0 01 1 0 11 1 1 01 0 1 11 1 1 10 / 01 / 00 / 00 / 00 / 00 / 11 / 11 / 01 / 01 / 0X / Z（ a ） 狀 態(tài) 圖得狀態(tài)圖 其中 1011和 1111是起 始狀態(tài)也是設計中的 兩個關鍵狀態(tài) 當狀態(tài)為 1011時，若 X=0，執(zhí)行加 1計數(shù)， 若 X=1，執(zhí)行置數(shù)操作。 ② 分析列出操作表 計計計 、 送計計 、 送QDQCQBQA0 0 0 1 1 1 1 00 00 11 11 0（ b ） 操 作 表X01 01 P T L D Zx10 01 X001 10 計 ( 加 )送 ( 減 )送 ( 加 )計 ( 減 )（ c ） 函 數(shù) 表QDQCQBQA1 0 1 1 1 1 1 1 功 能0作操作表及函數(shù)表 圖 738 例 712 5個有效狀態(tài)除去 1011和 1111，其余 1100、 110 1110 只進行計數(shù)操作，如圖所示。 置數(shù)成 1011的條件 置數(shù)成 1111的條件 1 1 X1 QDQCQBQA0 0 0 1 1 1 1 0（ d ）0 00 11 11 0L DX③求 P、 T、 LD、 DCBA的激勵函數(shù)和輸出函數(shù) 選用 SSI門電路： C B A B AB A CLD Q Q Q Q Q X Q Q Q X? ? ? ?()B A B A CQ Q Q Q Q X? ? ?()B A CQ Q Q X??選用 8選 1數(shù)據選擇器： TmABC XXQLD )111111()(?QC QBQA 0 1 11 10 00 01 1 1 X 1 1 1 1 X 經降 K圖得： 1 0 1 1 1 1 1 1 QDQCQBQA0 0 0 1 1 1 1 0（ e ）0 00 11 11 0D C B A 0 0 X X0 QDQCQBQA0 0 0 1 1 1 1 0（ f）0 00 11 11 0Z數(shù)據端：觀察 DCBA的 K圖得： 1 , , 1CD C Q B A? ? ? ?Z LD? 1 1 X1 QDQCQBQA0 0 0 1 1 1 1 0（ d ）0 00 11 11 0L DX/U D X?觀察對照兩圖得 求輸出函數(shù) Z 即加減控制 TmABC XXQLD )111111()(? 選用 SSI門電路： ,/Z L D U D X??整理實現(xiàn) LD的兩種方案： 選用 8選 1數(shù)據選擇器： 1 , , 1CD C Q B A? ? ? ?()B A CL D Q Q Q X??由此畫出邏輯圖。 ④ 畫邏輯電路。 圖 739 例 712 (a) LD采用 8 選 1 MUX。 (b) LD采用 SSI門電路 A BU /DC DL DC PQAQBQCQDA0A1A2D7D6D5D4D3D2D1D0Y11X1 1 Z( a ) 采 用 M S I 實 現(xiàn)7 4 L S 1 6 918選1MUXC PPTQAC P7 4 L S 1 6 9QBQCQDA B D L DCU /Damp。XZ（ b ） 采 用 S S I 實 現(xiàn)1111C P＝ 1PTZ LD?()B A CL D Q Q Q X??1 , , 1CD C Q B A? ? ? ?TmABC XXQLD )111111()(?第 7章 小結 本章主要介紹中規(guī)模集成計數(shù)器、移位寄存器的基本 功能及典型 MSI同步時序電路的分析方法和設計方法。 基本要求 ⑴深刻理解計數(shù)器的特點及使用方法； ⑵深刻理解移位寄存器的特點及使用方法； ⑶掌握序列信號發(fā)生器的特點及分析、設計方法 ⑷深刻理解 MSI同步時序電路的分析、設計特點。 中規(guī)模集成時序邏輯器件的邏輯功能由生產商根據 大量調查后設計確定，具有通用性、可擴展性和多功 能性，其分析、設計方法都非常靈活。 目前理論上還沒有非常成熟的依據，關鍵是對器件 功能的深刻理解，再針對具體問題靈活處理。 習題 7 p173~176 72,711.