【文章內(nèi)容簡介】 11000100)2。 圖 715 模 60 計數(shù)器邏輯圖 通常，凡是具有預置功能的加 (減 )n位二進制計數(shù)器都 可以實現(xiàn)可編程分頻器。 關于計數(shù)器作分頻器的 編程 問題 只要用進位 (或借位 )輸出去控制置數(shù)端，使加計數(shù)計到 SN1狀態(tài)，或減計數(shù)計到 S0狀態(tài)時置數(shù)控制端有效，使其 又進入 Si預置狀態(tài)。 這樣計數(shù)器總是在 Si~SN1(或 S0)共 M個狀態(tài)中循環(huán)，從 而構成模 M計數(shù)器。 表 712 可編程計數(shù)器預置輸入數(shù)的設置 預置值 =NM=［ M］ 補 定義： (M)補 =2nM 則 M=N預 =［預］ 補 ， 即如果已知 M，只要求出［ M］ 補 (M的各位求反，末位 加 1)，即可求得預置值。 同理，若已知預置值，只要求出［預］ 補 即可求得模 M 的值。 可見用這種方法設計可編程分頻器是很簡便的。 【 例 75 】 圖 716 為可編程分頻器，試分別求出 M=100 和 M=200 時的預置值；若 I7~I0=01101000，試求 M 解： 該電路為同步置數(shù)加法計數(shù)器，最大計數(shù)值 N=256。 根據(jù)預置值 =NM=［ M］ 補 ，可求得： 圖 716 例 75 可編程分頻器 QAQBQCQDOCA B C DPT1L D7 4 1 6 1QAQBQCQDOCTPL D ’7 4 1 6 1‘ ’ ‘ ’‘C PI0I1I2I31I4I5I6I7C PA‘B’C‘D’C P①當 M=(100)10=(01100100)2時 預置值 D′C′B′A′DCBA=［ M］ 補 =10011100 當 M=(200)10 =(11001000)2 時 預置值 D′C′B′A′DCBA=［ M］ 補 =00111000 ② 當 I7~I0=01101000 時，由于 M=［預］ 補 因此 M=［ 01101000］ 補 =(10011000) 2=152。 【 例 76 】 分別用 74LS192 和 74LS169 實現(xiàn)模 6加法 計數(shù)器和模 6 解： ① 74LS192實現(xiàn)模 6加、減計數(shù)器。 加計數(shù)時預置值 =NM1=1061=3 QDQCQBQA 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 暫態(tài) 異步預置，最大計數(shù)值 N=10 QDC P163。C P+CrQCQBQAOCOBABCDL DC P 1( a ) 模 六 加 法 計 數(shù)7 4 L S 1 9 21表 713 例 76 態(tài)序表 圖 717 例 76 模 6 用 74LS192構成模六減法計數(shù)器時，預置值 =M=6 QDQCQBQA 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 暫態(tài) 表 713 例 76 態(tài)序表 QDC PC P+CrQCQBQAOCOBABCDL DC P1( b ) 模 六 減 法 計 數(shù)7 4 L S 1 9 21圖 717 例 76 模 6 即 DCBA=0110 0 1 1 0 ② 用 74LS169實現(xiàn)模 6 加、減計數(shù)器。 74LS169為 同步置數(shù) ，最大計數(shù)值 N=16 加計數(shù)時預置值 =NM=166=10=(1010) 2, QDQCQBQA 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 表 713 例 76 態(tài)序表 Q DC PQCQBQAU / DOCABCD L DC P ( c ) 模 六 加 法 計 數(shù)1 0 1 017 4 L S 1 6 9PT圖 717 例 76 模 6 圖 717 例 76 模 6 計數(shù)器 QDC PQCQBQAU /DOCABCD L DC P ( d ) 模 六 減 法 計 數(shù)10 0 17 4 L S 1 6 9PT減計數(shù)時預置值 M1=61=5=(0101)2。注意和異步有別 ！ 即 DCBA=0101 QDQCQBQA 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 表 713 例 76 態(tài)序表 集成寄存器和移位寄存器 常用集成寄存器 分類 1 觸發(fā)型集成寄存器 2 鎖存型集成寄存器 74LS171(4D) 74LS175(4D) 74LS174(6D) 74LS273(8D) 74LS375(4D) 74LS363(8D) 74LS373(8D) 表 714 74LS171 功能表 表 715 74LS373 功能表 1 Q 1 Q 2 Q 2 Q 3 Q 3 Q 4 Q 4 Q( a ) 7 4 L S 1 7 1 邏 輯 符 號C P1 D 2 D 3 D 4 DCr7 4 L S 1 7 11 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 Q 8 Q( b ) 7 4 L S 3 7 3 邏 輯 符 號E N01 D 2 D 3 D 4 DE N17 4 L S 3 7 35 D 6 D 7 D 8 D 常用集成移位寄存器 1. 四位雙向移位寄存器 74LS194 74LS194是四位通用移存器，具有左移、右移、并行 置數(shù)、保持、清除等多種功能。 RD1 RC 11 S≥ 1amp。RD1 RC 11 S≥ 1amp。RD1 RC 11 S≥ 1amp。RD1 RC 11 S≥ 1amp。1111S0S1SRD0D1D2D3SL1CrC PQ3Q2Q1Q01圖 719 74LS194 邏輯圖 并行輸入 左移輸入 右移輸入 移位 控制 并行輸出 異步清 0 移位時鐘 D0~D3: 并行數(shù)碼輸入端。 Cr: 異步清 0 端，低電平有效。 SR、 SL：右移、左移串行數(shù)碼輸入端。 S S0： 工作方式控制端。 S1S0SLD3D2D1D0Cr7 4 L S 1 9 4C PSR( b )C PQ0Q1Q2Q3表 716 74LS194功能表 圖 719 C PS0S1CrSRSLD0HLD1D2D3Q0Q1Q2Q3清 送除 數(shù)右 移 左 移 禁 止清 除( c ) 時 序 波 形 圖2. 集成移位寄存器的應用 在數(shù)字系統(tǒng)中 ， 信息傳播通常是串行的 ， 而處理和加工則是并行的 ， 故經(jīng)常要進行輸入輸出的串 、 并轉(zhuǎn)換 。 圖 720 七位串入 — 并出轉(zhuǎn)換電路 1) 實現(xiàn)數(shù)據(jù)的串 — Q0Q1Q2Q3S1S0CrD0D1D2D3SRQ0Q1Q2Q3S1S0CrD0D1D2D3SRQ4Q3Q2Q11 1Q5Q6Q7Q8轉(zhuǎn) 換 完 成 信 號1 串 行 輸 入 D6～ D0清 0C P7 4 L S 1 9 4 7 4 L S 1 9 41并 行 輸 出C P C P表 717 七位串入 — 并出狀態(tài)表 七位串入 — 并出狀態(tài)表瀏覽 標志碼 0 移至 Q8 轉(zhuǎn)換 結束 圖 721 七位并入 — 串出轉(zhuǎn)換電路 Q0Q1Q2Q3S1S0D0D1D2D3SRQ0Q1Q2Q3S1S0D0D1D2D3SRQ01 amp。Q4Q5Q6Q71C P7 4 L S 1 9 47 4 L S 1 9 4d3d2d1d01 d4d5d6d7amp。Q1Q2Q3 串 行輸 出轉(zhuǎn) 換 完成 信 號STC PC PG2G1七位并入 — 串出轉(zhuǎn)換電路 置數(shù) 0 d1 d2 d3 d4 d5 d6 d7 加移位脈沖 ∵ SR=1七次右移后 Q0Q1Q2Q3Q4Q5Q6=1111111,G2=0轉(zhuǎn)換 結束， G1=1。S1S0=11第九個 CP到達后再置數(shù)進入下一次 表 718 七位并入 — 串出狀態(tài)表 七位并入 — 串出狀態(tài)表瀏覽 2) 構成移位型計數(shù)器 圖 722 移位型計數(shù)器一般框圖 移位型計數(shù)器的狀態(tài)變化順序必須符合移位的規(guī)律，即 111 1 1, ( 2 , .. ., )nn iiQ D Q Q i n?? ?? ? ?組合控制邏輯Q1Q2… Qnn 位移位寄存器FCP 因此移位型計數(shù)器設計 很簡單，只需要設計第一 級觸發(fā)器的輸入，即 D1=F=? 只要 D1的反饋方程確定 其后各級按移存器方式 連接即可。 ① 環(huán)型計數(shù)器。 ( a ) 邏 輯 圖S1S0SLD3D2D1D0Cr7 4 L S 1 9 4C PSRC PQ0Q1Q2Q3010 1 0 00 0 0 10 0 1 01 0 0 01（ b ） 循 環(huán) 移 位 11 1 1 01 0 1 10 1 1 11 1 0 1 2（ c ） 循 環(huán) 移 動 01 0 1 00 1 0 11 1 1 10 0 0 01 1 0 00 0 1 10 1 1 01 0 0 1( d ) 四 個 無 效 循 環(huán)圖 723 四位環(huán)型計數(shù)器 輸入方程為 SR=Q3 起始狀態(tài) Q0Q1Q2Q3=1000 起始狀態(tài) Q0Q1Q2Q3=1110 電路不具有自啟動特性 M=n=4，狀態(tài)利用率低 特點：電路簡單，不需譯碼 為了使環(huán)型計數(shù)器具有自啟動特性，設計時要進行修正。 1：高位 Q3=1強迫置數(shù)成 Q0Q1Q2Q3=1000 修改原則：打斷最簡單無效循環(huán)，本例為 1111和 0000 2：檢測到 Q0Q1Q2=000時，使 SR=1 ≥1( a ) 修 改 后 的 邏 輯 圖S1S0SLD3D2D1D0Cr7 4 L S 1 9 4C PSRC PQ0Q