【正文】 (1)當(dāng)輸入 A=B=1時(shí) ， VN VN2導(dǎo)通 ， VP VP2截止 ，輸出 F=0,即全 1出 0。 (2)當(dāng)輸入 A或 B中有一個(gè)為 0時(shí) ， 總會(huì)有一個(gè) VN截止 ， 一個(gè) VP導(dǎo)通 ， 輸出 F=1， 即有 0出 1。 電路符合與非門(mén)的邏輯關(guān)系： 。 F A B?第 3章 集成邏輯門(mén)電路 圖 CMOS與非門(mén)電路 VP1VP2FVN1VN2+ UDDAB第 3章 集成邏輯門(mén)電路 2. CMOS或非門(mén) 兩輸入端或非門(mén)電路如圖 。 其中 VP1與 VP2串聯(lián) ， VN1與 VN2并聯(lián) 。 (1)當(dāng)輸入 A=B=0時(shí) ， VN VN2截止 ， VP VP2導(dǎo)通 ， 輸出 F=1， 即全 0出 1。 (2)當(dāng)輸入 A或 B中有一個(gè)為 1時(shí) ， 總會(huì)有一個(gè) VN導(dǎo)通 ， 一個(gè) VP截止 ， 輸出 F=0， 即有 1出 0。 電路符合或非門(mén)的邏輯關(guān)系： 。 F A B??第 3章 集成邏輯門(mén)電路 圖 CMOS或非門(mén)電路 BAVN1VN2FVP2VP1+ UDD第 3章 集成邏輯門(mén)電路 3. CMOS傳輸門(mén) CMOS傳輸門(mén) (Transmission Gate)， 簡(jiǎn)稱(chēng) TG。 TG是 CMOS集成電路的基本單元 ， 當(dāng)它和反相器結(jié)合起來(lái)后 ， 可以組成各種功能的邏輯電路 ， 如觸發(fā)器 、 寄存器 、 計(jì)數(shù)器等 。 同時(shí) TG也是一種模擬開(kāi)關(guān) ， 可以傳輸模擬信號(hào) 。 當(dāng)將許多傳輸門(mén)集成于同一芯片上時(shí) ，可做成多路模擬開(kāi)關(guān) 。 模擬開(kāi)關(guān)被廣泛地應(yīng)用于采樣 —保持電路 ， 斬波電路 ， 模 /數(shù)和數(shù) /模轉(zhuǎn)換電路等 。 第 3章 集成邏輯門(mén)電路 1) 電路結(jié)構(gòu) CMOS傳輸門(mén)的電路如圖 (a)所示 ， 圖 (B)是它的符號(hào) 。 圖中 ， VP和 VN的源極 、 漏極并聯(lián) ， VP的柵極接控制端 ,VN的柵極接控制端 C。 控制端信號(hào) uC為一矩形脈沖 ， uC的高電平為 +UDD， 低電平為 0。 另外 ,VP的襯底接 +UDD,VN的襯底接地 (或接 USS。 輸入信號(hào) UI的變化范圍不超過(guò) 0~+UDD 。 C第 3章 集成邏輯門(mén)電路 2)工作原理 設(shè) +UDD=+10V， 兩管的開(kāi)啟電壓各為 (1)當(dāng) uC=0V, 時(shí)： uI在 0~+10V間變化時(shí) ， VN,VP均為反偏截止 ， uI不能傳輸?shù)捷敵龆?， 相當(dāng)于開(kāi)關(guān)的斷開(kāi) ， 即傳輸門(mén)截止 。 (2)當(dāng) 時(shí)： 因?yàn)?MOS管的結(jié)構(gòu)對(duì)稱(chēng)，源極和漏極可以互換使用，所以 22NPVVU V U V? ? ? ?，1 0 ( 0 , 1 )Cu V C C? ? ? ?10 , 0 ( 1 , 0)CCu V u V C C? ? ? ? ?100G S N C I ICG S P I Iu u u V uu u u V u? ? ? ? ?? ? ? ?第 3章 集成邏輯門(mén)電路 圖 CMOS (a)電路； (B)符號(hào) VP+ UDDCgss（ d ）VNd（ s ）CuIuOd（ a ）gTGCCuOuI（ b ）第 3章 集成邏輯門(mén)電路 由此可知， VN在 0V≤uI≤+8V期間導(dǎo)通， VP在 +2V≤ uI ≤+10V期間導(dǎo)通。也即， uI在 0~+10V間變化時(shí)，VN,VP中至少有一管是導(dǎo)通的。如忽略其導(dǎo)通時(shí)的管壓降，則 uO≈ uI ，相當(dāng)于開(kāi)關(guān)的接通，即傳輸門(mén)導(dǎo)通。傳輸門(mén)的導(dǎo)通電阻近似為一常數(shù)，約數(shù)百歐姆。 第 3章 集成邏輯門(mén)電路 3)模擬開(kāi)關(guān) 如果將 TG的控制端 C通過(guò)一個(gè) CMOS反相器后接到 端，如圖 ，則可組成一個(gè)模擬開(kāi)關(guān)。當(dāng)控制電平 C=1時(shí)，傳輸門(mén)導(dǎo)通；當(dāng) C=0時(shí)，傳輸門(mén)截止。因?yàn)?MOS管的源、漏可以互換，所以模擬開(kāi)關(guān)是一種雙向開(kāi)關(guān)，即輸入端和輸出端可以互換使用。 C第 3章 集成邏輯門(mén)電路 圖 模擬開(kāi)關(guān) TG1uI / uOuO / uICC控制端第 3章 集成邏輯門(mén)電路 4. CMOS三態(tài)門(mén) 圖 (a)是三態(tài)門(mén)電路 。 其中 VP VN1為非門(mén) ，非門(mén)的輸入端為 A。 一對(duì)互補(bǔ)對(duì)稱(chēng)管 VP VN2與 VPVN1串聯(lián) ， VP VN2受使能端 E控制 。 當(dāng) E=1時(shí) ， VPVN2均截止 ， 輸出處于高阻態(tài) 。 當(dāng) E=0時(shí) ， VP VN2都導(dǎo)通 ， 電路處于工作狀態(tài) ， 。 這種低電平使能的三態(tài)門(mén)符號(hào)如圖 (B)所示 。 同樣 ， CMOS三態(tài)門(mén)也有高電平使能的電路 ， 在此不再做介紹 。 FA?第 3章 集成邏輯門(mén)電路 圖 CMOS (a)電路； (B)符號(hào) FVP1VP2+ UDDVN1VN21AE( a )AFE（ b ）第 3章 集成邏輯門(mén)電路 集成邏輯門(mén)電路的使用 產(chǎn)品挑選 先根據(jù)需要選定產(chǎn)品的類(lèi)型 ， 然后找出合適的集成邏輯門(mén)型號(hào) 。 1. TTL與 CMOS門(mén)電路性能比較 一般中速邏輯電路只在 TTL和 CMOS兩大類(lèi)型中挑選 。 對(duì)于 TTL電路 ， 有 “ 有源泄放 TTL”、 “ STTL”、“ LSTTL”電路 。 有源泄放 TTL電路因性能差 ， 現(xiàn)已過(guò)時(shí)淘汰 。 最常采用的是 LSTTL。 第 3章 集成邏輯門(mén)電路 對(duì)于工作速度可不計(jì)較的邏輯電路 ， CMOS門(mén)電路可優(yōu)先選用 。 因?yàn)樗目垢蓴_能力隨電源電壓成正比提高 ， 尤適于工業(yè)干擾大的環(huán)境下使用 。 其次 ，CMOS電路對(duì)電源要求不高 ， 電源電壓適應(yīng)范圍寬 ，使用時(shí)比較方便 。 第 3章 集成邏輯門(mén)電路 2. 產(chǎn)品型號(hào)簡(jiǎn)介 選定好產(chǎn)品類(lèi)型后 ， 可查產(chǎn)品手冊(cè) ， 挑選合適的產(chǎn)品型號(hào) 。 國(guó)外型號(hào) (國(guó)產(chǎn)型號(hào) )： 40 (CC40 )， 是 CMOS系列 。 74 (CT10 )， 是 TTL系列 。 74H (CT20 )， 是 HTTL系列 ， H代表高速 。 74S (CT30 )， 是 STTL系列 。 74LS (CT40 )， 是 LSTTL系列 。 括號(hào)中的第一個(gè) “ C”代表 “ China”。 例如 ， 74LS10是三個(gè) 3輸入 LSTTL與非門(mén) ， 國(guó)產(chǎn)型號(hào)為 CT4010。 第 3章 集成邏輯門(mén)電路 某些注意事項(xiàng) 與非門(mén)多余輸入端原則上應(yīng)接高電平 。 對(duì) TTL門(mén)來(lái)說(shuō) ， 接法有： ① 懸空 。 ② 直接接 +UCC 。 ③ 通過(guò)1kΩ~3kΩ電阻接 +UCC。 對(duì) CMOS門(mén)來(lái)說(shuō) ， 不允許輸入懸空 ， 應(yīng)接 +UDD 。 或非門(mén)多余輸入端原則上應(yīng)接低電平 ， 在接線(xiàn)時(shí)可將 TTL和 CMOS兩種門(mén)的多余輸入端直接接地 。 當(dāng)工作速度不高 ， 驅(qū)動(dòng)級(jí)負(fù)載能力富裕時(shí) ， TTL和CMOS兩種門(mén)的多余輸入端可與使用輸入端并聯(lián) 。 第 3章 集成邏輯門(mén)電路 2. CMOS門(mén)的靜電擊穿及預(yù)防 由于 MOS管的柵極與襯底之間有一層很薄的 SiO2介質(zhì)，容易在 CMOS電路的每個(gè)輸入端形成一個(gè)容量很小的輸入電容，例如圖 c1,c2；加之 MOS管的輸入阻抗又極高，故當(dāng)柵極懸空時(shí)，只要有微量的靜電感應(yīng)電荷，就會(huì)使輸入電容很快地充電到很高電壓，造成氧化層擊穿。盡管集成芯片上已為每個(gè)輸入端加上了兩個(gè)保護(hù)二極管 VD1,VD2，見(jiàn)圖 ，當(dāng) uI， VD1導(dǎo)通，柵壓被鉗位在 ；當(dāng) uI UDD +， VD2導(dǎo)通， 第 3章 集成邏輯門(mén)電路 圖 CMOS輸入保護(hù)電路 uIuOVNVP+ UDDVD2VD1C2C1第 3章 集成邏輯門(mén)電路 柵壓被鉗位在 UDD+， 以此來(lái)防止柵極與襯底間的擊穿 ， 但對(duì)于過(guò)高的靜電感應(yīng) ， MOS器件仍存在著被破壞的危險(xiǎn) ， 所以必須采取以下預(yù)防措施： (1)MOS器件應(yīng)在導(dǎo)電容器中存放和搬運(yùn) 。 例如 ，可以插在 “ 導(dǎo)電泡沫塑料 ” 上 ， 使各電極短接 。 而絕不能放在易產(chǎn)生靜電的泡沫塑料 、 塑料袋或其它容器中 。 (2)電路操作人員的服裝 、 手套等應(yīng)由無(wú)靜電效應(yīng)的材料制成 。 儀器 、 工夾具等均應(yīng)保持 “ 地 ” 電位 ，特別是電烙鐵外殼必須接地良好 。 (3)在電路焊接時(shí) ， 必須切斷它的電源 。