[工學(xué)]門電路課件-資料下載頁
2025-02-17 18:03本頁面
【正文】 ； 部噪聲。 54 三 .其他類型的 TTL門電路 (） （一）其他邏輯功能的門電路 T1為 多發(fā)射極管 。可等效為兩個(gè)三極管。 其工作原理可從兩方面分析： b. 輸入有低時(shí)，輸出高電平。 此時(shí) A,B兩端并聯(lián)， T1成為一個(gè)三極管，結(jié)論成立。 a. 輸入全高時(shí)，輸出低電平。 設(shè) A端輸入 ，則 TI基極電位為 ,此時(shí)無論 B端狀態(tài)如何，都不會(huì)影響 T1基極電位。因此輸出為高電平。 如果輸入全懸空，輸出為低電平。因此輸入懸空等效為輸入高電平。 55 或非門的原理可從兩方面分析： ，輸出為高 A端為低電平，使 T2截止； B端為低電平，使 截止； ?2T從而使 T5截止，輸出為高電平。 ，輸出為低 若 A端為高電平，使 T2導(dǎo)通，此時(shí)無論 為何狀態(tài)，都不會(huì)使 T2截止。因此 T5一定導(dǎo)通，使輸出為低電平。 ?2T56 在或非門的基礎(chǔ)上，增加 與 輸入端，從而實(shí)現(xiàn)與或非邏輯。 )39。( CDABY ??57 紅框中的電路控制T7的狀態(tài)。因此，當(dāng) T7截止時(shí)，電路就是以A,B為輸入的與非門。 A,B兩輸入端的高電平分別通過 T5和 T4使 T7截止。 說明輸入 A,B有高電平，就按與非門分析； 當(dāng) A,B全低時(shí)， T4,T5全截止，使 T7導(dǎo)通，輸出低電平。 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 0 AB B A BA ?從右表可得出該電路為異或門。 58 使用時(shí)需外接電阻 RL。 （二）集電極開路門（電路） (OC) Open Collector Gate 目的：將門的輸出端并聯(lián)，實(shí)現(xiàn) 線與 ： 普通 TTL門輸出端并聯(lián)時(shí)，將產(chǎn)生過大的輸出電流導(dǎo)致器件損壞。 (此電流可達(dá) 30多毫安。） 電路原理： 邏輯符號 當(dāng)輸入有低電平使T5截止時(shí)，只有很小的漏電流流入門里的 T5的集電極。可認(rèn)為此時(shí)門的輸出端處于 高阻狀態(tài) 。 電阻可接到其他電源，用 表示。如SN7407可接30V電壓 CCV? 很容易驗(yàn)證這是一個(gè)二輸入端與非門。 )39。()39。( CDABY ?RL 59 （三）三態(tài)輸出門電路（ TS） ThreeState Output Gate EN’為使能端， 高電平有效 。 EN’為高電平時(shí) : 若 A,B都為高電平： 二極管 D截止，對電路無影響， 輸出 為 低電平 ； 若 A,B中有低電平： T2,T5截止，二極管 D導(dǎo)通 ,T4基極電位被鉗在 ，T4導(dǎo)通， 輸出高電平 ，但電位為 。 EN’為低電平時(shí) : T5截止； T4基極電位被鉗在 1V,因此，T4截止。從而輸出端出現(xiàn) 高阻狀態(tài) 。 如 EN’端只有一個(gè)非門，則為 低電平有效。 EN A B Y 60 四 .TTL電路的改進(jìn)系列 （一） 74H系列 除了 74系列外， TTL電路還有 74H、74S、 74LS、 74AS和 74ALS等系列。 又稱為 高速系列 。 各改進(jìn)系列都圍繞提高速度和降低功耗兩點(diǎn)進(jìn)行。減小電阻值可提高速度，但是會(huì)明顯增加功耗。 可見其各電阻值明顯小于 74系列。加上采用了復(fù)合管T T4，因此速度明顯提高。但功耗增大更明顯。 可參考表 。 61 又稱為肖特基系列。 與 74H系列比，有兩點(diǎn)改進(jìn)： (Schottkey Barrer Diode)簡稱 SBD。 有源泄放電路 。 SBD特點(diǎn)：導(dǎo)通壓降 ~；無電荷存儲(chǔ)；工藝與 TTL兼容。 使用 SBD后，三極管不會(huì)進(jìn)入深飽和狀態(tài)，從而提高速度； （二） 74S系列 62 有源泄放電路 T6和 RB,RC構(gòu)成有源泄放電路。其作用有二：提高速度；改善電壓傳輸特性。 當(dāng) T2,T5由截止轉(zhuǎn)入導(dǎo)通時(shí)， T5早于 T6導(dǎo)通，加速 T5導(dǎo)通；縮短 tPHL。 當(dāng) T2,T5由導(dǎo)通轉(zhuǎn)入截止時(shí)，處于飽和的 T6為 T5基極提供反向泄放電流，加速 T5截止?？s短 tPLH。 有源泄放電路還改善了電壓傳輸特性，因?yàn)橛辛?T6后， T2不再先于 T5導(dǎo)通。 由于 T5 淺飽和，使輸出低電平偏高，最大可達(dá) 。 63 （三） 74LS系列 特點(diǎn)： ?增加電阻值以減小功耗； ?使用 SBD以提高速度； ?采用有源泄放電路以提高速度； ?將 T1改為 SBD與門以提高速度； ?增加 D3,D4以提高速度。 缺點(diǎn)： 傳輸特性曲線轉(zhuǎn)折區(qū)左移使 閾值電壓 VTH降為 ； 與 74S系列類似， 輸出低電平偏高，最大可達(dá) 。 64 多余輸入端如何處理： 以與非門為例， 欲實(shí)現(xiàn) Y=AB=A 顯然應(yīng)使 B=1，方法有： ； VCC； ； ，大于 2K歐姆； A端并聯(lián)。 若為或非門，情況則不同。 另外： 65 返回 60 返回 61 返回 63 表中 dp積 是 延遲－功耗積 （ DelayPower Product），可用于衡量門電路的綜合指標(biāo)。 9 9 90 3 19 57 19 8 表 66 GI輸出低電平時(shí)： mABR ?GI輸出高電平時(shí)： 1 00 ????BR解上述兩式可得： 【 題 】 ＆ ＆ ＆ 1?1 RB RC 5V G1 ???? KRK B 67 + + + + + P N + 回 5 68 P N + N + e b c 回 4
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1