【正文】 壓范圍寬。 CC4000 系列： VDD = 3 ~ 18 V (3) 抗干擾能力強(qiáng)。 輸入端噪聲容限 = ~ (4) 邏輯擺幅大。 (5) 輸入阻抗極高。 (6) 扇出能力強(qiáng)。 扇出系數(shù)：帶同類門電路的個數(shù)，其大小 反映了門電路的帶負(fù)載能力。 (7) 集成度很高，溫度穩(wěn)定性好。 (8) 抗輻射能力強(qiáng)。 (9) 成本低。 DDOHOL , V0 VUU ??CC4000系列： ≥ 50個 Ω 10 8≥ 第三章 邏輯門電路 四、 CMOS 電路使用中應(yīng)注意的幾個問題 1. 注意輸入端的靜電防護(hù)。 2. 注意輸入電路的過流保護(hù)。 3. 注意電源電壓極性。 5. 多余的輸入端不應(yīng)懸空。 6. 輸入端外接電阻的大小不會引起輸入電平的變化。 與 門 、 與 非門 ： 接電源 或 與其他輸入端并聯(lián) 或 門 、 或 非門 ： 接地 或 與其他輸入端并聯(lián) 多余輸入端 的處理 思考原因？ 4. 輸出端不能和電源、地短接。 因?yàn)檩斎胱杩箻O高 （ ≥ 108 ?） 故 輸入電流 ? 0 ，電阻上的壓降 ? 0。 第三章 邏輯門電路 編程邏輯器件 (PLD)簡介 PLD的基本概念與表示符號 1. 基本結(jié)構(gòu) 輸 入 電 路 與 門 陣 列 或 門 陣 列 輸 出 電 路 ? ? ? ? ? ? 輸 入 或項(xiàng) 輸入項(xiàng) 積項(xiàng) 輸 出 1 A A A A A A 第三章 邏輯門電路 4. 與門表示法 第三章 邏輯門電路 PLD的基本結(jié)構(gòu) 1. 按可編程情況分 分 類 與陣列 或陣列 輸出電路 出現(xiàn)年代 PROM 固定 可編程 固定 70年代初 PLA 可編程 可編程 固定 70年代中 PAL 可編程 固定 固定 70年代末 GAL 可編程 固定 可組態(tài) 80年代初 第三章 邏輯門電路 (1) PROM — 可編程只讀存儲器 I2 I1 I0 O2 O1 O 0 與 陣列 (固定 ) 或 陣列 (可編程 ) 缺點(diǎn)： ? 只能實(shí)現(xiàn)標(biāo)準(zhǔn) 與或式 ? 芯片面積大 ? 利用率低 ,不經(jīng)濟(jì) 用途： ? 存儲器 ? 函數(shù)表 ? 顯示譯碼電路 (Programmable Read Only Memory） 第三章 邏輯門電路 (2) PLA — 可編程邏輯陣列 I2 I1 I0 O2 O1 O 0 與 陣列 (可編程 ) 或 陣列 (可編程 ) 優(yōu)點(diǎn)： ? 與陣列、或陣列 都可編程 ? 能實(shí)現(xiàn)最簡與或式 缺點(diǎn)： ? 價格較高 ? 門的利用率不高 (Programmable Logic Array) 第三章 邏輯門電路 (3) PAL — 可編程陣列邏輯 I2 I1 I0 O2 O1 O 0 與 陣列 (可編程 ) 或 陣列 (固定 ) 優(yōu)點(diǎn)： ? 速度高 ? 價格低 ? 采用編程器現(xiàn)場 編程 缺點(diǎn)： ? 輸出方式固定 一次編程 (Programmable Array Logic) 第三章 邏輯門電路 (4) GAL — 通用陣列邏輯 I2 I1 I0 O2 O1 O 0 與 陣列 (可編程 ) 或 陣列 (固定 ) 優(yōu)點(diǎn)： ? 具有 PAL 的功能 ? 采用邏輯宏單元 使輸出自行組態(tài) ? 功能更強(qiáng)，使用 靈活，應(yīng)用廣泛 (Generic Array Logic) 第三章 邏輯門電路 2. 按可編程和改寫方法分 PLD 編程方式 改寫方法 特點(diǎn)、用途 第一代 一次性掩模 （廠家） 不能改寫 固定程序、數(shù)據(jù)、函數(shù)表、字符發(fā)生器 第二代 編程器 (用戶 ) 紫外光擦除 先擦除，后編程 第三代 編程器 (用戶 ) 電擦除 擦除、編程同時進(jìn)行 第四代 在系統(tǒng)可編程 軟件 直接在目標(biāo)系統(tǒng)或線路板上編程 3. 按組合、時序分 組合型 PAL 組合 電路 PROM、 PLA 時序 電路 時序型 PAL GAL (也可實(shí)現(xiàn)組合電路 ) 第三章 邏輯門電路 第三章 小結(jié) 一、半導(dǎo)體二極管、三極管和 MOS 管 是數(shù)字電路中的基本開關(guān)元件，一般都工作在開關(guān)狀態(tài)。 1. 半導(dǎo)體二極管 ： 是不可控的，利用其開關(guān)特性可構(gòu)成二極管 與門 和 或門 。 2. 半導(dǎo)體三極管 ： 是一種用電流控制且具有放大特性的開 關(guān)元件， 利用三極管的飽和導(dǎo)通與截止 特性可構(gòu)成 非門 和其它 TTL 集成門電 路 。 3. MOS管 ： 是一種具有放大特性的由電壓控制的開關(guān)元件，利用 N 溝道 MOS 管和 P 溝道 MOS 管可構(gòu)成CMOS 反相器 和其它 CMOS 集成門電路 。 第三章 邏輯門電路 二、分立元件門電路 主要介紹了由 半導(dǎo)體二極管、三極管和 MOS 管 構(gòu)成的與門、或門和非門。 雖然， 分立元件門電路 不是本章的重點(diǎn)，但是通過對這些電路的分析，可以體會到 與 、 或 、 非 三種最基本的邏輯運(yùn)算，是如何用半導(dǎo)體電子電路實(shí)現(xiàn)的，這將有助于后面 集成門電路 的學(xué)習(xí)。 第三章 邏輯門電路 三、集成門電路 — 本章重點(diǎn) 主要介紹了 CMOS 和 TTL 集成門電路，重點(diǎn)應(yīng)放在它們的輸出與輸入之間的邏輯特性和外部電氣特性上。 1. 邏輯特性（邏輯功能） ： 普通功能 — 與門、或門、非門、與非門、或非門、與或非 門和異或門。 特殊功能 — 三態(tài)門、 OC門、 OD門和傳輸門。 2. 電氣特性 ： 靜態(tài)特性 — 主要是輸入特性、輸出特性和傳輸特性。 動態(tài)特性 — 主要是傳輸延遲時間的概念。 第三章 邏輯門電路 四、集成門電路使用中應(yīng)注意的幾個 問題 TTL CMOS 分類 工作電源 VCC = 5 V VDD = 3 ? 18 V 輸出電平 UOL= V UOH = V UOL ? 0 V UOH ? VDD UTH = VDD UTH = V 閾值電壓 輸入端串 接電阻 Ri 當(dāng) Ri Ron（ k? ） 輸入由 0 → 1 在一定范圍內(nèi)， Ri的改 變不會影響輸入電平 輸入端 懸空 即 Ri = ? 輸入為 “ 1” 不允許 多余輸入 端的處理 1. 與門、與非門接電源；或門、或非門接地。 2. 與其它輸入端并聯(lián)。 第三章 邏輯門電路 [練習(xí) ] 寫出圖中所示各個門電路輸出端的邏輯表達(dá)式。 TTL CMOS amp。 A 1Y100? 100k? = 1 A? amp。 A 1Y100? 100k? = 1 ≥1 A 1Y100? 100k? A?≥1 A 1Y100? 100k? = 0 A?第三章 邏輯門電路 [練習(xí) ] 寫出圖中所示各個門電路輸出端的邏輯表達(dá)式。 TTL CMOS =1 A 1Y100? 100k? A?=1 A 1Y100? 100k? A?A?amp。 A 1Y懸空 amp。 A 1Y懸空 不允許