【正文】 使能禁止2時 0?EN時 1?EN第三章 邏輯門電路 (2) 用于信號雙向傳輸 A1 EN1 EN 1 EN A2 1 G1 G2 時 1?EN2A?1A?時 0?EN0 1 禁止 使能 10使能禁止第三章 邏輯門電路 (3) 構(gòu)成數(shù)據(jù)總線 EN 1 EN 1 EN 1 … G1 G2 Gn 1EN 2EN nENA1 A2 An 數(shù)據(jù)總線 0 1 1 … 1 0 … 0… 注意： 任何時刻，只允許一個三態(tài)門使能， 其余為高阻態(tài)。 (2) P 溝道 柵極 G 漏極 D B 源極 S iD + uGS + uDS 襯 底 iD /mA iD /mA 2 4 0 1 2 3 4 0 10 8 6 4 2 3V 4V 5V uGS = 6V 1 2 3 4 6 uGS /V uDS /V 可 變 電 阻 區(qū) 恒流區(qū) 漏極特性 轉(zhuǎn)移特性 截止區(qū) UTP uDS = 6V 開啟電壓 UTP = 2 V 參考方向 第三章 邏輯門電路 TNI Uu ?DDOHO VUu ?? V0OLO ?? Uu3. MOS 管的開關(guān)特性 (1) N 溝道增強(qiáng)型 MOS 管 +VDD +10V RD 20 k? B G D S uI uO +VDD +10V RD 20 k? G D S uI uO TNI Uu ?開啟電壓 UTN = 2 V iD +VDD +10V RD 20 k? G D S uI uO RON 第三章 邏輯門電路 TPI Uu ?DDOLO VUu ??? V0OLO ?? Uu(2) P 溝道增強(qiáng)型 MOS 管 VDD 10V RD 20 k? B G D S uI uO VDD 10V RD 20 k? G D S uI uO TPI Uu ?開啟電壓 UTP = ? 2 V VDD 10V RD 20 k? G D S uI uO iD 第三章 邏輯門電路 NMOS 邏輯 門 V2V0 TNILGS ???? UUuMOS管截止 V10DDOHO ??? VUu2. V10IHI ?? UuV2V10 TNIHGS ???? UUuMOS 管導(dǎo)通 （ 在 可變電阻區(qū)） V0OLO ?? Uu真值表 0 1 1 0 A Y AY ?+VDD +10V RD 20 k? B G D S uI uO V0ILI ?? Uu1. + uGS + uDS 故 第三章 邏輯門電路 +VDD +10V B1 G1 D1 S1 uA uY TN TP B2 D2 S2 G2 VSS + uGSN + uGSP CMOS 邏輯門 一、 CMOS 非門 AY ? A Y 1 0V +10V uA uGSN uGSP TN TP uY 0 V UTN UTP 截止 導(dǎo)通 10 V 10 V UTN UTP 導(dǎo)通 截止 0 V UTN = 2 V UTP = ? 2 V +10V RONP uY +VDD 10V S TN TP +10V RONN DD 0V S TN P 第三章 邏輯門電路 (1) 電壓傳輸特性： )(IO ufu ?iD +VDD B1 G1 D1 S1 + uI uO TN TP B2 D2 S2 G2 VSS A B C D E F UTN VDD UTH UTP UNL UNH AB 段： uI UTN ， uO = VDD 、 iD ? 0， 功耗極小。 ( m a x )DDO iiu ?????DE、 EF 段： 與 BC、 AB 段對應(yīng)， TN、 TP 的狀態(tài)與之相反。 = 噪聲容限： 第三章 邏輯門電路 (2) 電流傳輸特性： )(ID ufi ?iD +VDD B1 G1 D1 S1 + uI uO TN TP B2 D2 S2 G2 VSS A B C D E F UTN VDD UTH UTP UNL UNH 0 uO / V uI / V A B C D E F 0 iD / mA uI / V UTH 電壓傳輸特性 電流傳輸特性 AB、 EF 段： TN、 TP總有一個為 截止?fàn)顟B(tài)，故 iD ? 0 。 amp。 第三章 邏輯門電路 五、 CMOS傳輸門 (雙向模擬開關(guān) ) 1. 電路組成： TP C VSS +VDD I O / u u O I / u u CTN C I O / u u O I / u u TG C2. 工作原理： :0 1 )1( ?? CC 、 TN、 TP均導(dǎo)通， )~0( DDIO Vuu ?:1 0 )2( ?? CC 、 TN、 TP均截止， IO uu ?導(dǎo)通電阻小(幾百歐姆 ) 關(guān)斷電阻大 ( ≥ 109 ?(TG 門 — Transmission Gate) 第三章 邏輯門電路 六、 CMOS 三態(tài)門 1. 電路組成 +VDD V SS T P2 T N1 T P1 A Y T N2 1 EN2. 工作原理 1 ) 1 ( ?ENY 與上、下都斷開 TP TN2 均截止 Y = Z(高阻態(tài) — 非 1 非 0) AY ?TP TN2 均導(dǎo)通 0 1 1 0 ) 2 ( ?EN0 10控制端低電平有效 (1 或 0) 3. 邏輯符號 Y A 1 EN EN 使能端 EN 第三章 邏輯門電路 七、 CMOS 漏極開路 門 (OD門 — Open Drain) 1. 電路組成 B A amp。 Y C D amp。 傳輸延遲時間 tpd 標(biāo)準(zhǔn)門 = 100 ns HCMOS = 9ns HCMOS: 54/74 系列 54/74 HC(帶緩沖輸出 ) 54/74 HCU(不帶緩沖輸出 ) 54/74 HCT(與 LSTTL 兼容 ) 二、高速 CMOS (HCMOS) 集成電路 第三章 邏輯門電路 三、 CMOS 集成電路的主要特點(diǎn) (1) 功耗極低。 (5) 輸入阻抗極高。 (8) 抗輻射能力強(qiáng)。 3. 注意電源電壓極性。 因?yàn)檩斎胱杩箻O高 （ ≥ 108 ?） 故 輸入電流 ? 0 ，電阻上的壓降 ? 0。 3. MOS管 ： 是一種具有放大特性的由電壓控制的開關(guān)元件，利用 N 溝道 MOS 管和 P 溝道 MOS 管可構(gòu)成CMOS 反相器 和其它 CMOS 集成門電路 。 1. 邏輯特性（邏輯功能） ： 普通功能 — 與門、或門、非門、與非門、或非門、與或非 門和異或門。 第三章 邏輯門電路 四、集成門電路使用中應(yīng)注意的幾個 問題 TTL CMOS 分