【正文】 態(tài)： 0、 1 或高阻態(tài) Q P — 高阻態(tài) 記做 Y = Z 使能端 第三章 邏輯門電路 3. 應(yīng)用舉例： (1) 用做多路開關(guān) Y A1 EN1 EN 1 EN A2 1 G1 G2 使能端 1 0 禁止 使能 1A?01使能禁止2時 0?EN時 1?EN第三章 邏輯門電路 (2) 用于信號雙向傳輸 A1 EN1 EN 1 EN A2 1 G1 G2 時 1?EN2A?1A?時 0?EN0 1 禁止 使能 10使能禁止第三章 邏輯門電路 (3) 構(gòu)成數(shù)據(jù)總線 EN 1 EN 1 EN 1 … G1 G2 Gn 1EN 2EN nENA1 A2 An 數(shù)據(jù)總線 0 1 1 … 1 0 … 0… 注意： 任何時刻，只允許一個三態(tài)門使能， 其余為高阻態(tài)。 ( m a x )DDO iiu ?????DE、 EF 段： 與 BC、 AB 段對應(yīng)， TN、 TP 的狀態(tài)與之相反。 amp。 Y C D amp。 (5) 輸入阻抗極高。 3. 注意電源電壓極性。 3. MOS管 ： 是一種具有放大特性的由電壓控制的開關(guān)元件，利用 N 溝道 MOS 管和 P 溝道 MOS 管可構(gòu)成CMOS 反相器 和其它 CMOS 集成門電路 。 第三章 邏輯門電路 四、集成門電路使用中應(yīng)注意的幾個 問題 TTL CMOS 分類 工作電源 VCC = 5 V VDD = 3 ? 18 V 輸出電平 UOL= V UOH = V UOL ? 0 V UOH ? VDD UTH = VDD UTH = V 閾值電壓 輸入端串 接電阻 Ri 當(dāng) Ri Ron（ k? ） 輸入由 0 → 1 在一定范圍內(nèi)， Ri的改 變不會影響輸入電平 輸入端 懸空 即 Ri = ? 輸入為 “ 1” 不允許 多余輸入 端的處理 1. 與門、與非門接電源；或門、或非門接地。 A 1Y懸空 不允許 。 第三章 邏輯門電路 [練習(xí) ] 寫出圖中所示各個門電路輸出端的邏輯表達(dá)式。 雖然， 分立元件門電路 不是本章的重點，但是通過對這些電路的分析，可以體會到 與 、 或 、 非 三種最基本的邏輯運算，是如何用半導(dǎo)體電子電路實現(xiàn)的，這將有助于后面 集成門電路 的學(xué)習(xí)。 6. 輸入端外接電阻的大小不會引起輸入電平的變化。 扇出系數(shù)：帶同類門電路的個數(shù)，其大小 反映了門電路的帶負(fù)載能力。 第三章 邏輯門電路 3. 5. 4 CMOS 電路使用注意事項 一、 CC4000 和 C000 系列集成電路 1. CC4000 系列： 符合國家標(biāo)準(zhǔn)，電源電壓為 3 ? 18 V，功能和外部引線排列與對應(yīng)序號的國外產(chǎn)品相同。 A B C D amp。 UNL： 輸入為低電平時的噪聲容限。 I2L電路 集成注入邏輯， 簡稱 I2L電路 ，主要特點 是集成度很高，功耗較低，工作電源電壓低，工作電流低，但輸出電壓幅度小，工作速度低。 m amp。 n … amp。 tPHL tPLH 典型值： tPHL= 8 ns , tPLH= 12 ns 最大值： tPHL= 15 ns , tPLH= 22 ns 第三章 邏輯門電路 3. 3. 3 TTL 集電極開路門和三態(tài)門 一、 集電極開路門 —OC 門 (Open Collector Gate) +VCC +5V R1 A D2 T1 T2 T4 R2 R3 Y D1 B 1. 電路組成及符號 +V ?CC RC 外 接 Y A B amp。A 發(fā)射結(jié)正偏 放大 i C= ? iB 集電結(jié)反偏 飽和 i C ＜ ? iB 兩個結(jié)正偏 I CS= ? IBS 臨界 截止 iB ≈ 0, iC ≈ 0 兩個結(jié)反偏 電流關(guān)系 狀態(tài) 條 件 第三章 邏輯門電路 2. 開關(guān)應(yīng)用舉例 V2 )1( L II ??? Uu V3 )2( H II ?? Uu發(fā)射結(jié)反偏 T 截止 0 0 CB ?? ii V12CCO ?? Vu發(fā)射結(jié)正偏 T 導(dǎo)通 + ? Rc Rb +VCC (12V) + uo ? iB iC T uI 3V 2V 2 k? 100?? k? 放大還是飽和？ 第三章 邏輯門電路 bBEIB Ruui ???? ????cC E SCCCSBS RUVIIBSB Ii ? 飽和 T飽和導(dǎo)通條件： cCCBSB RVIi???+ ? Rc Rb +VCC +12V + uo ? iB iC T uI 3V 2V 2 k? 100?? k? mA ???mA 12 cCC ???? RV? V )( BE ?uV E SO Uu ?≤ 因為 所以 第三章 邏輯門電路 二、動態(tài)特性 ont offt3 2 t V/Iu0 Cit 0 V/Ou??? o f f t三極管飽和程度3 t 0 第三章 邏輯門電路 uY uA uB R0 D2 D1 +VCC +10V 基本邏輯門電路 3. 2. 1 二極管與門電路及或門電路 一、 二極管與門 3V 0V 符號 : 與門 （ AND gate) A B Y amp。 2. 集成門電路 把構(gòu)成門電路的元器件和連線，都制作在一塊半 導(dǎo)體芯片上，再封裝起來。 0 1 0V 5V 1 0 第三章 邏輯門電路 三、分立元件門電路和集成門電路 1. 分立元件門電路 用分立的元器件和導(dǎo)線連接起來構(gòu)成的門電路。A iB = 0 0 2 4 6 8 4 3 2 1 放大區(qū) 截止區(qū) 飽 和 區(qū) 0CE ?uV1CE ?u0 uBE /V iB / 181。 tpd — 平均傳輸延遲時間 2P L HP H Lpdttt ??tPLH — 輸出電壓由低到 高時的傳輸延遲 時間。 1 2 amp。 n … amp。 第三章 邏輯門電路 其他雙極型電路 ECL電路 射極耦合邏輯 ,簡稱 ECL,它是非飽和型電路 ,主要特點 是 有極高的工作速度 ,負(fù)載能力強功耗很大，抗干擾能力較差。 導(dǎo)通截止 :T N ? 截止導(dǎo)通 :T P ?轉(zhuǎn)折電壓 指為規(guī)定值時，允許波動的最大范圍。 amp。 P1 P2 +V?DD Y RD 21 PPY ?? CDAB ?? CDAB ??(3) 可實現(xiàn)邏輯電平變換： DDOH VU ??(4) 帶負(fù)載能力強。 (6) 扇出能力強。 5. 多余的輸入端不應(yīng)懸空。 第三章 邏輯門電路 二、分立元件門電路 主要介紹了由 半導(dǎo)體二極管、三極管和 MOS 管 構(gòu)成的與門、或門和非門。 2. 與其它輸入