第三章邏輯門電路-wenkub
2022-08-29 13:01:18 本頁面
【正文】 第三章 邏輯門電路 二、高、低電平與正、負(fù)邏輯 負(fù)邏輯 正邏輯 0V 5V 高電平和低電平是兩個(gè)不同的可以截然區(qū)別開來的電壓范圍。 二極管截止 二極管導(dǎo)通 [解 ] V + 第三章 邏輯門電路 二、動(dòng)態(tài)特性 1. 二極管的電容效應(yīng) 結(jié)電容 C j 擴(kuò)散電容 C D 2. 二極管的開關(guān)時(shí)間 ont offt電容效應(yīng)使二極管的通斷需要 一段延遲時(shí)間才能完成 t IuDit 0 0 (反向恢復(fù)時(shí)間 ) ns 5)( rro f fon ttt ?? ≤ ton — 開通時(shí)間 toff — 關(guān)斷時(shí)間 第三章 邏輯門電路 一、靜態(tài)特性 NPN 3. 1. 3 晶體三極管的開關(guān)特性 發(fā)射結(jié) 集電結(jié) 發(fā)射極 emitter 基極 base 集電極 collector b iB iC e c (電流控制型 ) 1. 結(jié)構(gòu)、符號(hào)和輸入、輸出特性 (2) 符號(hào) N N P (Transistor) (1) 結(jié)構(gòu) 第三章 邏輯門電路 (3) 輸入特性 CE)( BEB uufi ?(4) 輸出特性 B)( CEC iufi ?iC / mA uCE /V 50 181。A 10 181。 負(fù)或門真值表 A B Y 1 1 1 0 0 1 0 0 1 1 1 0 A B ≥1 BAY ??同理： 正或門 負(fù)與門 10 ?01?第三章 邏輯門電路 一、半導(dǎo)體三極管非門 V0 .1 ILI ?? Uu T 截止 V5CCOHO ??? VUuV5 .2 IHI ?? Uu T導(dǎo)通 mA bBEIHB ?????RuUi 5 cCCBS ???? RVI?3. 2. 2 晶體三極管非門電路 飽和導(dǎo)通條件 : BSB Ii ?+VCC +5V 1 k? Rc Rb T + + uI uO k? β = 30 iB iC BSB Ii ? ?? UuT 飽和 因?yàn)? 所以 第三章 邏輯門電路 電壓關(guān)系表 uI/V uO/V 0 5 5 真值表 0 1 1 0 A Y AY ?符號(hào) 函數(shù)式 +VCC +5V 1 k? Rc Rb T + + uI uO k? β = 30 iB iC 三極管非門 : A Y 1 A Y 第三章 邏輯門電路 +VCC +5V R1 4k? A D2 T1 T2 T3 T4 D R2 ? R3 1k? R4 130? Y 輸入級(jí) 中間級(jí) 輸出級(jí) D1 B T1 — 多發(fā)射極三極管 e1 e2 b c 等效電路： 1. A、 B 只要有一個(gè)為 0 1V V1 V)( B1 ???uT2 、 T4截止 5V T3 、 D 導(dǎo)通 V3 . 6 V)(O ????u ?? uu , BA ?? uu , BA ?? uu3. 3 TTL邏輯門 TTL 與非門 工作原理 RL 第三章 邏輯門電路 +VCC +5V 4k? A D2 T1 T2 T3 T4 D ? 1k? 130? Y 輸入級(jí) 中間級(jí) 輸出級(jí) D1 B R1 R2 R3 R4 1V 2. A、 B 均為 1 ?? uu理論： V)( B1???u實(shí)際： V)( B1 ???uT2 、 T4 導(dǎo)通 T3 、 D 截止 uO = UCES4 ≤ TTL 與非門 RL +VCC 第三章 邏輯門電路 +VCC +5V 4k? A D2 T1 T2 T3 T4 D ? 1k? 130? Y 輸入級(jí) 中間級(jí) 輸出級(jí) D1 B R1 R2 R3 R4 TTL 與非門 整理結(jié)果： 1 1 1 0 A B Y 0 0 0 1 1 0 1 1 ABY ?A B Yamp。 uO = UOL ≤ V 閾值電壓 一 .傳輸特性 ： 第三章 邏輯門電路 4. 輸入端噪聲容限 uI uO 1 G1 G2 1 min IHUmax ILUNHUNLUOHUOLUmin OHUmax OLUIHUILU輸出高電平 n OH ?U典型值 = V 輸出低電平 x OL ?U典型值 = V 輸入高電平 i n IH ?U典型值 = V 輸入低電平 a x IL ?U典型值 = V UNH —允許疊加的負(fù)向噪聲電壓的最大值 G2 輸入高電平時(shí)的 噪聲容限： H m i nm i n OHNH ??? UUUUNL 允許疊加的正向噪聲電壓的最大值 2 輸入低電平時(shí)的 噪聲容限： a x OLI L m a xNL ??? UU第三章 邏輯門電路 傳輸延遲時(shí)間 1 uI uO 50%Uom 50%Uim t uI 0 t uO 0 Uim Uom tPHL — 輸出電壓由高到 低時(shí)的傳輸延遲 時(shí)間。 AB可以線與連接 V ?CC 根據(jù)電路 需要進(jìn)行選擇 2. OC 門的主要特點(diǎn) 第三章 邏輯門電路 線與連接舉例： 21 YYY ?? CDAB ??CDAB ??+VCC A T1 T2 T4 Y1 B +VCC C T?1 T?2 T?4 Y2 D +V ?CC RC +V ?CC RC ABY1 A B amp。 2 Y amp。 … 1 k … IOH IOH ： OC門截止時(shí)的反向漏電流。 1 2 amp。 IOL： OC 門帶灌電流負(fù)載的能力。 B EN EN 第三章 邏輯門電路 以使能端低電平有效為例： 2. 三態(tài)門的工作原理 P Q 時(shí) 0?ENP = 1（高電平） 電路處于正常工作狀態(tài)： D3 截止， BAPBAY ?????（ Y = 0 或 1） +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 EN使能端 第三章 邏輯門電路 P = 0 (低電平 ) D3 導(dǎo)通 時(shí) 1?EN T2 、 T4截止 uQ ≤ 1 V T D 截止 輸出端與上、下均斷開 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 EN可能輸出狀態(tài)： 0、 1 或高阻態(tài) Q P — 高阻態(tài) 記做 Y = Z 使能端 第三章 邏輯門電路 3. 應(yīng)用舉例： (1) 用做多路開關(guān) Y A1 EN1 EN 1 EN A2 1 G1 G2 使能端 1 0 禁止 使能 1A?01
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1