【正文】 V 可 變 電 阻 區(qū) 恒流區(qū) UTN iD 開啟電壓 UTN = 2 V + uGS + uDS 襯 底 漏極特性 轉(zhuǎn)移特性 uDS = 6V 截止區(qū) 第三章 邏輯門電路 P 溝道增強(qiáng)型 MOS 管 與 N 溝道有對偶關(guān)系。 0 uO /V uI /V TN 截止、 TP 導(dǎo)通， BC 段：, TNI Uu ? TN 導(dǎo)通 ， uO 略下降。 , DDI Vu ?。 導(dǎo)通截止 :T N ? 截止導(dǎo)通 :T P ?轉(zhuǎn)折電壓 指為規(guī)定值時(shí)，允許波動(dòng)的最大范圍。 UNH： 輸入為高電平時(shí)的噪聲容限。 CD 段： TN、 Tp 均導(dǎo)通，流過兩管的漏極電流達(dá)到最大值 iD = iD（ max) 。 0 0 11ABY = 第三章 邏輯門電路 或非門 BAY ??三、 CMOS 或 非門 uA +VDD +10V V SS T P1 T N1 T N2 T P2 A B Y uB uY A B TN1 TP1 TN2 TP2 Y 0 0 0 1 1 0 1 1 截 通 截 通 通 通 通 截 截 通 截 截 截 截 通 通 1 0 0 0 A B ≥1 0 0 11第三章 邏輯門電路 四、 CMOS 與或非門和異或門 1. CMOS 與或非門 1). 電路組成： amp。 amp。 ≥1 Y A B C D Y 1 2). 工作原理： CDABY ??CDAB ??CDAB ??ABCDCDAB ? 由 CMOS 基本電路 (與非門和反相器 )組成。 1 +V?DD Y B G D S TN VSS RD 外接 Y A B amp。 2. 主要特點(diǎn) (2) 可以實(shí)現(xiàn)線與功能： 輸出端用導(dǎo)線連接起來實(shí)現(xiàn)與運(yùn)算。 P1 P2 +V?DD Y RD 21 PPY ?? CDAB ?? CDAB ??(3) 可實(shí)現(xiàn)邏輯電平變換： DDOH VU ??(4) 帶負(fù)載能力強(qiáng)。 2. C000 系列： 早期集成電路，電源電壓為 7 ? 15 V，外部引線排列順序與 CC4000 不同，用時(shí)需查閱有關(guān)手冊。 LSI：幾個(gè) μW ， MSI： 100 μW (2) 電源電壓范圍寬。 輸入端噪聲容限 = ~ (4) 邏輯擺幅大。 (6) 扇出能力強(qiáng)。 (7) 集成度很高，溫度穩(wěn)定性好。 (9) 成本低。 2. 注意輸入電路的過流保護(hù)。 5. 多余的輸入端不應(yīng)懸空。 與 門 、 與 非門 ： 接電源 或 與其他輸入端并聯(lián) 或 門 、 或 非門 ： 接地 或 與其他輸入端并聯(lián) 多余輸入端 的處理 思考原因？ 4. 輸出端不能和電源、地短接。 第三章 邏輯門電路 編程邏輯器件 (PLD)簡介 PLD的基本概念與表示符號(hào) 1. 基本結(jié)構(gòu) 輸 入 電 路 與 門 陣 列 或 門 陣 列 輸 出 電 路 ? ? ? ? ? ? 輸 入 或項(xiàng) 輸入項(xiàng) 積項(xiàng) 輸 出 1 A A A A A A 第三章 邏輯門電路 4. 與門表示法 第三章 邏輯門電路 PLD的基本結(jié)構(gòu) 1. 按可編程情況分 分 類 與陣列 或陣列 輸出電路 出現(xiàn)年代 PROM 固定 可編程 固定 70年代初 PLA 可編程 可編程 固定 70年代中 PAL 可編程 固定 固定 70年代末 GAL 可編程 固定 可組態(tài) 80年代初 第三章 邏輯門電路 (1) PROM — 可編程只讀存儲(chǔ)器 I2 I1 I0 O2 O1 O 0 與 陣列 (固定 ) 或 陣列 (可編程 ) 缺點(diǎn)： ? 只能實(shí)現(xiàn)標(biāo)準(zhǔn) 與或式 ? 芯片面積大 ? 利用率低 ,不經(jīng)濟(jì) 用途： ? 存儲(chǔ)器 ? 函數(shù)表 ? 顯示譯碼電路 (Programmable Read Only Memory） 第三章 邏輯門電路 (2) PLA — 可編程邏輯陣列 I2 I1 I0 O2 O1 O 0 與 陣列 (可編程 ) 或 陣列 (可編程 ) 優(yōu)點(diǎn)： ? 與陣列、或陣列 都可編程 ? 能實(shí)現(xiàn)最簡與或式 缺點(diǎn)： ? 價(jià)格較高 ? 門的利用率不高 (Programmable Logic Array) 第三章 邏輯門電路 (3) PAL — 可編程陣列邏輯 I2 I1 I0 O2 O1 O 0 與 陣列 (可編程 ) 或 陣列 (固定 ) 優(yōu)點(diǎn)： ? 速度高 ? 價(jià)格低 ? 采用編程器現(xiàn)場 編程 缺點(diǎn)： ? 輸出方式固定 一次編程 (Programmable Array Logic) 第三章 邏輯門電路 (4) GAL — 通用陣列邏輯 I2 I1 I0 O2 O1 O 0 與 陣列 (可編程 ) 或 陣列 (固定 ) 優(yōu)點(diǎn)： ? 具有 PAL 的功能 ? 采用邏輯宏單元 使輸出自行組態(tài) ? 功能更強(qiáng)，使用 靈活，應(yīng)用廣泛 (Generic Array Logic) 第三章 邏輯門電路 2. 按可編程和改寫方法分 PLD 編程方式 改寫方法 特點(diǎn)、用途 第一代 一次性掩模 （廠家） 不能改寫 固定程序、數(shù)據(jù)、函數(shù)表、字符發(fā)生器 第二代 編程器 (用戶 ) 紫外光擦除 先擦除，后編程 第三代 編程器 (用戶 ) 電擦除 擦除、編程同時(shí)進(jìn)行 第四代 在系統(tǒng)可編程 軟件 直接在目標(biāo)系統(tǒng)或線路板上編程 3. 按組合、時(shí)序分 組合型 PAL 組合 電路 PROM、 PLA 時(shí)序 電路 時(shí)序型 PAL GAL (也可實(shí)現(xiàn)組合電路 ) 第三章 邏輯門電路 第三章 小結(jié) 一、半導(dǎo)體二極管、三極管和 MOS 管 是數(shù)字電路中的基本開關(guān)元件，一般都工作在開關(guān)狀態(tài)。 2. 半導(dǎo)體三極管 ： 是一種用電流控制且具有放大特性的開 關(guān)元件， 利用三極管的飽和導(dǎo)通與截止 特性可構(gòu)成 非門 和其它 TTL 集成門電 路 。 第三章 邏輯門電路 二、分立元件門電路 主要介紹了由 半導(dǎo)體二極管、三極管和 MOS 管 構(gòu)成的與門、或門和非門。 第三章 邏輯門電路 三、集成門電路 — 本章重點(diǎn) 主要介紹了 CMOS 和 TTL 集成門電路，重點(diǎn)應(yīng)放在它們的輸出與輸入之間的邏輯特性和外部電氣特性上。 特殊功能 — 三態(tài)門、 OC門、 OD門和傳輸門。 動(dòng)態(tài)特性 — 主要是傳輸延遲時(shí)間的概念。 2. 與其它輸入端并聯(lián)。 TTL CMOS amp。 A 1Y100? 100k? = 1 ≥1 A 1Y100? 100k? A?≥1 A 1Y100? 100k? = 0 A?第三章 邏輯門電路 [練習(xí) ] 寫出圖中所示各個(gè)門電路輸出端的邏輯表達(dá)式。 A 1Y懸空