【正文】 A 1Y100? 100k? = 1 ≥1 A 1Y100? 100k? A?≥1 A 1Y100? 100k? = 0 A?第三章 邏輯門電路 [練習(xí) ] 寫出圖中所示各個門電路輸出端的邏輯表達(dá)式。 特殊功能 — 三態(tài)門、 OC門、 OD門和傳輸門。 第三章 邏輯門電路 編程邏輯器件 (PLD)簡介 PLD的基本概念與表示符號 1. 基本結(jié)構(gòu) 輸 入 電 路 與 門 陣 列 或 門 陣 列 輸 出 電 路 ? ? ? ? ? ? 輸 入 或項 輸入項 積項 輸 出 1 A A A A A A 第三章 邏輯門電路 4. 與門表示法 第三章 邏輯門電路 PLD的基本結(jié)構(gòu) 1. 按可編程情況分 分 類 與陣列 或陣列 輸出電路 出現(xiàn)年代 PROM 固定 可編程 固定 70年代初 PLA 可編程 可編程 固定 70年代中 PAL 可編程 固定 固定 70年代末 GAL 可編程 固定 可組態(tài) 80年代初 第三章 邏輯門電路 (1) PROM — 可編程只讀存儲器 I2 I1 I0 O2 O1 O 0 與 陣列 (固定 ) 或 陣列 (可編程 ) 缺點(diǎn)： ? 只能實現(xiàn)標(biāo)準(zhǔn) 與或式 ? 芯片面積大 ? 利用率低 ,不經(jīng)濟(jì) 用途： ? 存儲器 ? 函數(shù)表 ? 顯示譯碼電路 (Programmable Read Only Memory） 第三章 邏輯門電路 (2) PLA — 可編程邏輯陣列 I2 I1 I0 O2 O1 O 0 與 陣列 (可編程 ) 或 陣列 (可編程 ) 優(yōu)點(diǎn)： ? 與陣列、或陣列 都可編程 ? 能實現(xiàn)最簡與或式 缺點(diǎn)： ? 價格較高 ? 門的利用率不高 (Programmable Logic Array) 第三章 邏輯門電路 (3) PAL — 可編程陣列邏輯 I2 I1 I0 O2 O1 O 0 與 陣列 (可編程 ) 或 陣列 (固定 ) 優(yōu)點(diǎn)： ? 速度高 ? 價格低 ? 采用編程器現(xiàn)場 編程 缺點(diǎn)： ? 輸出方式固定 一次編程 (Programmable Array Logic) 第三章 邏輯門電路 (4) GAL — 通用陣列邏輯 I2 I1 I0 O2 O1 O 0 與 陣列 (可編程 ) 或 陣列 (固定 ) 優(yōu)點(diǎn)： ? 具有 PAL 的功能 ? 采用邏輯宏單元 使輸出自行組態(tài) ? 功能更強(qiáng)，使用 靈活，應(yīng)用廣泛 (Generic Array Logic) 第三章 邏輯門電路 2. 按可編程和改寫方法分 PLD 編程方式 改寫方法 特點(diǎn)、用途 第一代 一次性掩模 （廠家） 不能改寫 固定程序、數(shù)據(jù)、函數(shù)表、字符發(fā)生器 第二代 編程器 (用戶 ) 紫外光擦除 先擦除，后編程 第三代 編程器 (用戶 ) 電擦除 擦除、編程同時進(jìn)行 第四代 在系統(tǒng)可編程 軟件 直接在目標(biāo)系統(tǒng)或線路板上編程 3. 按組合、時序分 組合型 PAL 組合 電路 PROM、 PLA 時序 電路 時序型 PAL GAL (也可實現(xiàn)組合電路 ) 第三章 邏輯門電路 第三章 小結(jié) 一、半導(dǎo)體二極管、三極管和 MOS 管 是數(shù)字電路中的基本開關(guān)元件，一般都工作在開關(guān)狀態(tài)。 (9) 成本低。 LSI：幾個 μW ， MSI： 100 μW (2) 電源電壓范圍寬。 1 +V?DD Y B G D S TN VSS RD 外接 Y A B amp。 CD 段： TN、 Tp 均導(dǎo)通，流過兩管的漏極電流達(dá)到最大值 iD = iD（ max) 。 0 uO /V uI /V TN 截止、 TP 導(dǎo)通， BC 段：, TNI Uu ? TN 導(dǎo)通 ， uO 略下降。 iI IIL IOL IIL ： 與非門低電平輸入電流 (每個門只有一個，與輸入端的個數(shù)無關(guān) ) ILImiR ?ILOL ImI ?Cm a x OLCCRUV ??ILOLm a x OLCC39。 IIH ： 與非門高電平輸入電流 (流入 接在線上的每個門的輸入端 ) 1 OHO Uu ?1. RC 最大值的估算 CCCO RiVu R???IO iii R ?? IHOH m k InI ??IHOHm i n OHCCm kInIUV???IHOHm i n OHCCm a x C m k InIUVR????iO iI ≥ UOH min RC ≤ 第三章 邏輯門電路 外接電阻 RC 的估算： +V ?CC RC amp。 G1 Y2 C D amp。 第三章 邏輯門電路 TTL與非門的主要參數(shù)： )( IO ufu ?1 +VCC +5V uI + uO + A B 0 uO /V uI /V 1 2 3 4 1 2 3 4 AB 段： uI V ， uB1 V ， T2 、 T4 截止， T3 、 D 導(dǎo)通。A 40181。第三章 邏輯門電路 第三章 邏輯門電路 ? 晶體管的開關(guān)特性 ? 基本邏輯門電路 ? TTL邏輯門 ? 其他雙極型電路 ? MOS 邏輯門 ? 編程邏輯器件 (PLD)簡介 第三章 邏輯門電路 實現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏輯運(yùn)算的電子電路 與 或 非 與 非 或 非 異或 與或非 晶體管的開關(guān)特性 概 述 與 門 或 門 非 門 與 非 門 或 非 門 異或門 與或非門 第三章 邏輯門電路 第三章 邏輯門電路 一、邏輯變量與兩狀態(tài)開關(guān) 低電平 高電平 斷開 閉合 高電平 3 V 低電平 0 V 二值邏輯 : 所有邏輯變量只有兩種取值 (1 或 0)。A 30 181。 ?? Uu截止區(qū) BC 段： ??? B1I uuT2 開始導(dǎo)通 (放大區(qū) )， T4 仍截止。 G2 線與 Y CDY 第三章 邏輯門電路 外接電阻 RC 的估算： n — OC 與非門的個數(shù) m — 負(fù)載與非門的個數(shù) k — 每個與非門輸入端的個數(shù) IIH +V ?CC RC amp。 1 amp。ImIUV??≤ IOL iR ≤ ≤ ILOL ImI ?RC ≥ ILOLm a x OLCCm i n C ImIUVR????第三章 邏輯門電路 二、 三態(tài)門 –TSL門 (Three State Logic) (1) 使能端低電平有效 1. 電路組成 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 EN使能端