第三章邏輯門電路-文庫吧
2025-07-17 13:01 本頁面
【正文】 導(dǎo)通 截止 截止 導(dǎo)通 導(dǎo)通 導(dǎo)通 第三章 邏輯門電路 二、 二極管或門 uY/V 3V 0V 符號(hào) : 或門 （ AND gate) A B Y ≥1 0 V 0 V UD = V 3 3 3 3 uY uA uB RO D2 D1 VSS 10V 真值表 A B Y 0 0 0 1 1 0 1 1 0 1 1 1 電壓關(guān)系表 uA/V uB/V D1 D2 0 0 0 3 3 0 3 3 導(dǎo)通 導(dǎo)通 ? 截止 導(dǎo)通 導(dǎo)通 截止 導(dǎo)通 導(dǎo)通 Y = A + B 第三章 邏輯門電路 正與門真值表 正邏輯和負(fù)邏輯的對(duì)應(yīng)關(guān)系： A B Y 0 0 0 1 1 0 1 1 0 0 0 1 A B Y = AB amp。 負(fù)或門真值表 A B Y 1 1 1 0 0 1 0 0 1 1 1 0 A B ≥1 BAY ??同理： 正或門 負(fù)與門 10 ?01?第三章 邏輯門電路 一、半導(dǎo)體三極管非門 V0 .1 ILI ?? Uu T 截止 V5CCOHO ??? VUuV5 .2 IHI ?? Uu T導(dǎo)通 mA bBEIHB ?????RuUi 5 cCCBS ???? RVI?3. 2. 2 晶體三極管非門電路 飽和導(dǎo)通條件 : BSB Ii ?+VCC +5V 1 k? Rc Rb T + + uI uO k? β = 30 iB iC BSB Ii ? ?? UuT 飽和 因?yàn)? 所以 第三章 邏輯門電路 電壓關(guān)系表 uI/V uO/V 0 5 5 真值表 0 1 1 0 A Y AY ?符號(hào) 函數(shù)式 +VCC +5V 1 k? Rc Rb T + + uI uO k? β = 30 iB iC 三極管非門 : A Y 1 A Y 第三章 邏輯門電路 +VCC +5V R1 4k? A D2 T1 T2 T3 T4 D R2 ? R3 1k? R4 130? Y 輸入級(jí) 中間級(jí) 輸出級(jí) D1 B T1 — 多發(fā)射極三極管 e1 e2 b c 等效電路： 1. A、 B 只要有一個(gè)為 0 1V V1 V)( B1 ???uT2 、 T4截止 5V T3 、 D 導(dǎo)通 V3 . 6 V)(O ????u ?? uu , BA ?? uu , BA ?? uu3. 3 TTL邏輯門 TTL 與非門 工作原理 RL 第三章 邏輯門電路 +VCC +5V 4k? A D2 T1 T2 T3 T4 D ? 1k? 130? Y 輸入級(jí) 中間級(jí) 輸出級(jí) D1 B R1 R2 R3 R4 1V 2. A、 B 均為 1 ?? uu理論： V)( B1???u實(shí)際： V)( B1 ???uT2 、 T4 導(dǎo)通 T3 、 D 截止 uO = UCES4 ≤ TTL 與非門 RL +VCC 第三章 邏輯門電路 +VCC +5V 4k? A D2 T1 T2 T3 T4 D ? 1k? 130? Y 輸入級(jí) 中間級(jí) 輸出級(jí) D1 B R1 R2 R3 R4 TTL 與非門 整理結(jié)果： 1 1 1 0 A B Y 0 0 0 1 1 0 1 1 ABY ?A B Yamp。 第三章 邏輯門電路 TTL與非門的主要參數(shù)： )( IO ufu ?1 +VCC +5V uI + uO + A B 0 uO /V uI /V 1 2 3 4 1 2 3 4 AB 段： uI V ， uB1 V ， T2 、 T4 截止， T3 、 D 導(dǎo)通。 ?? Uu截止區(qū) BC 段： ??? B1I uuT2 開始導(dǎo)通 (放大區(qū) )， T4 仍截止。 )線性( OI ??? uuC 線性區(qū) D 轉(zhuǎn)折區(qū) E 飽和區(qū) CD 段： ??????O4I T uu 開始導(dǎo)通反相器的 閾值電壓 (或 門檻電壓 ) ?UDE 段： uI V ， T2 、 T4 飽和 導(dǎo)通， T3 、 D 截止。 uO = UOL ≤ V 閾值電壓 一 .傳輸特性 ： 第三章 邏輯門電路 4. 輸入端噪聲容限 uI uO 1 G1 G2 1 min IHUmax ILUNHUNLUOHUOLUmin OHUmax OLUIHUILU輸出高電平 n OH ?U典型值 = V 輸出低電平 x OL ?U典型值 = V 輸入高電平 i n IH ?U典型值 = V 輸入低電平 a x IL ?U典型值 = V UNH —允許疊加的負(fù)向噪聲電壓的最大值 G2 輸入高電平時(shí)的 噪聲容限： H m i nm i n OHNH ??? UUUUNL 允許疊加的正向噪聲電壓的最大值 2 輸入低電平時(shí)的 噪聲容限： a x OLI L m a xNL ??? UU第三章 邏輯門電路 傳輸延遲時(shí)間 1 uI uO 50%Uom 50%Uim t uI 0 t uO 0 Uim Uom tPHL — 輸出電壓由高到 低時(shí)的傳輸延遲 時(shí)間。 tpd — 平均傳輸延遲時(shí)間 2P L HP H Lpdttt ??tPLH — 輸出電壓由低到 高時(shí)的傳輸延遲 時(shí)間。 tPHL tPLH 典型值： tPHL= 8 ns , tPLH= 12 ns 最大值： tPHL= 15 ns , tPLH= 22 ns 第三章 邏輯門電路 3. 3. 3 TTL 集電極開路門和三態(tài)門 一、 集電極開路門 —OC 門 (Open Collector Gate) +VCC +5V R1 A D2 T1 T2 T4 R2 R3 Y D1 B 1. 電路組成及符號(hào) +V ?CC RC 外 接 Y A B amp。 +V ?CC RC OC 門必須外接負(fù)載電阻 和電源才能正常工作。 AB可以線與連接 V ?CC 根據(jù)電路 需要進(jìn)行選擇 2. OC 門的主要特點(diǎn) 第三章 邏輯門電路 線與連接舉例： 21 YYY ?? CDAB ??CDAB ??+VCC A T1 T2 T4 Y1 B +VCC C T?1 T?2 T?4 Y2 D +V ?CC RC +V
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1