[工程科技]邏輯門電路-文庫吧
2025-02-03 02:33 本頁面
【正文】 ’、 C’三個數字信號。 2. 漏極開路輸出的與非門（ OD門） 邏輯符號 電路結構 電路特點 它的一個特有功能是可以將它們的輸出端直接相連，實現輸出信號之間的邏輯與運算（“線與”）。 漏極開路輸出門的“線與”連接 39。39。39。21 )()()( CDABCDABYYY ????? 在使用這種門電路時必需外接一個上拉電阻 RP，其值應遠小于 T1或 T2的截止電阻 ROFF，而又遠大于T1和 T2的導通電阻 RON，以保證輸出的高低電平分別為 VOH=VDD、 VOL=0。 RP阻值的計算方法 當輸出為高電平 VOH，所有 OD門輸出端的 MOS管全處于截止狀態(tài)。 為保證輸出為高電平， RP上的壓降不能太大，即 RP阻值不能太大。 OHpLOHDD VRInIV ??? ||(( m a x )|)|/()( pLOHOHDDp RInIVVR ???? 當輸出為低電平 VOL時，只要有一個 OD門輸出管導通時，負載電流IL和流過 RP的電流全部流過這個 MOS管。 為保證輸出為低電平， IL不能太大，即 RP阻值不能太小。 ( m a x )/)( OLpOLDDL IRVVI ???( m i n )( m a x ) )/()( pLOLOLDDp RIIVVR ????《 例 》 計算電路中 OD門上拉電阻 RP的取值范圍。 已知 VDD=5V， OD門 G1～ G3輸出端 MOS管截止時漏電流IOH=5uA，導通時允許輸入最大負載電流 IOL(max) =4mA。負載 G4～ G7是四個反相器，它們的高電平輸入電流IIH=1uA,低電平輸入電流 IIL=1uA,(從輸出端流出）。要求輸出高、低電平滿足 VOH≥， VOL≤。 《 解 》 |)|/()(( m a x ) LOHOHDDP InIVVR ?????????? ?? 66 1041053/()(?? )/()( ( m a x )0( m in ) LLOLDDP IIVVR ????????? ?? )104104/()( 63?? RP的取值范圍為 Ω ～ 。 利用漏極開路輸出門接成總線結構 將三個漏極開路的與非門接到同一條總線上。只要任何時候 C C C3，當中只有一個為 1，就可以在同一條總線上分時傳送 A1’、 A2’、 A3’信號。 漏極開路的輸出門換可以很方便的實現電平轉移。 普通的 CMOS門電路絕對不允許”線與”連接。 CMOS電路的靜電防護和鎖定效應 由于 MOS管 的 SiO2層極?。s 40～ 100nm范圍），所以當柵極上積累一定數量的電荷后，將形成很強的電場將氧化層擊穿，造成器件損壞。為此， CMOS集成電路都設置了輸入保護電路。 鎖定效應 當 CMOS電路的輸入或輸出端出現瞬時高壓（高于電源電壓 VDD）時，有可能使電路進入這樣一種狀態(tài)， 即電源至公共端之間有很大的電流流過，輸入端失去控制作用。 目前在高速 CMOS集成電路中，通過改進工藝盡量避免鎖定效應，但還是不能全部避免。 CMOS門電路電氣特性和參數 1. 直流電氣特性和參數 ⑴ 輸入高電平 VIH 和輸入低電平 VIL 在保證輸出電平基本不變的情況下，允許輸入高、低電平有一定范圍變化。一般都給出輸入高電平的最小值 VIL(min)和輸入低電平的最大值VIH(max)。 ⑵ 輸出高電平 VOH 和輸出低電平 VOL VOH和 VOL同樣也各有一個允許的數值范圍，同樣也給出輸出高
教學課件相關推薦
鄂ICP備17016276號-1