【正文】 “ 或 ” 、邏輯 “ 異或 ” 、求補、比較、 堆棧指示器可以指出主存儲器中的任何位置。這意味著在主存中的任何位置，都可設(shè)置先進 后出的堆棧。變址寄存器可以用來存儲數(shù)據(jù)，或者用來存儲 16位地址，以便在變址尋址時使 用。狀態(tài)碼寄存器用來指出在 ALU中操作的結(jié)果，以便在條件轉(zhuǎn)移時使用。這些標志有負數(shù) (N)、零 (Z)、溢出 (V)、進位 (C)和半進位 (H)。 中央處理器 為了與外界交換數(shù)據(jù)， CPU通過數(shù)據(jù)緩沖寄存器與雙向數(shù)據(jù)總線 D0—D7相連。而地址則是過地址緩沖寄存器送到 16位地址總線 A15—A0上。由于數(shù)據(jù)總線、地址總線與 CPU相連的緩沖寄存器都是三態(tài)的，以后我們將會知道，這種邏輯結(jié)構(gòu)對直接內(nèi)存訪問來說是方便的。其次，在 M 6800中，主存地址和外設(shè)地址是統(tǒng)一編址的，因此，在 65536個地址中有一部分是為外圍設(shè)備使用的。 Intel 8088 CPU 中央處理器 Intel 8088是一種通用的準 16位微處理器，其內(nèi)部結(jié)構(gòu)為 16位，與外部交換的數(shù)據(jù)為 8位。它可以處理 16位數(shù)據(jù) (具有 16位運算指令，包括乘除法指令 )，也可以處理 8位數(shù)據(jù)。它有 20條地址線，所以直接尋址能力達到 1M字節(jié)。采用 40條引線封裝，單相時鐘，電源為 5V。 圖 8088 CPU的內(nèi)部結(jié)構(gòu) 中央處理器 CPU從功能上來說分成兩大部分 : 總線接口單元 BIU： 負責(zé)與存儲器和外圍設(shè)備接口 。 執(zhí)行單元 EU： 負責(zé)指令的執(zhí)行。 寄存器能處理 16位數(shù)據(jù)，所以最上面 4個寄存器是 16位數(shù)據(jù)寄存器，用以暫存 16位的操作數(shù)。其中 AH+AL為累加器，其他三個 16位寄存器用以存放操作 當(dāng)處理 8位數(shù)時，四個 16位數(shù)據(jù)寄存器可變作八個 8 中央處理器 堆棧指針 SP用來指示堆棧操作時堆棧在主存的 位置，但是 SP必須與堆棧段寄存器 SS一起使用 。另 外三個 16個寄存器 BP(基數(shù)指針 )、 SI(源變址 )、 DI(目 的變址 )用來增加幾種尋址方式，從而能更靈活的尋找 指令指針 IP的功能相當(dāng)于一般機器的程序計數(shù)器 PC，但是 IP要與代碼分段寄存器 CS相配合才能形成 真正的物理地址。 狀態(tài)寄存器 PSW由九個標志位組成，以反映操 作結(jié)果的某些狀態(tài)或機器運行狀態(tài)。 中央處理器 四個 16位的 段寄存器 ，用來存放主存段地址 (代 碼段 CS，數(shù)據(jù)段 DS，堆棧段 SS，附加段 ES)。 通過 把某個段寄存器左移 4位低位補零后與 16位偏移地址 相加的方法可形成 20位長度的實際地址，從而可使主 存具有一兆字節(jié) (2的 20次方 =1M)的尋址能力。 取指令時 ， CPU自動選擇代碼分段寄存器 CS， 再加上由 IP所決定的 16位位移量，便得到所取指令的 20 中央處理器 進行堆棧操作時 ， CPU自動選擇堆棧分段寄存器 SS，再加上 SP所決定的 16位偏移量，便得到堆棧操 作所需要的 20 涉及到一個操作數(shù)時 ， CPU自動選擇數(shù)據(jù)分段寄 存器 DS或附加分段寄存器 ES，再加上 16位偏移量， 便得到操作數(shù)的 20位物理地址。此處的 16位偏移量， 可以是包含在指令中的直接地址，也可以是某一個 16 位地址寄存器的值，又可以是指令中的偏移量加上 16 位地址寄存器的值等等，這要取決于指令的尋址方 (在不改變段寄存器值的情況下，尋址的最大范圍是 64KB) IBM 370 系列 CPU 中央處理器 IBM 370 系列機 中使用的 CPU結(jié)構(gòu)，字長 32位， 如下圖所示： 圖 IBM 370系列計算機的 CPU結(jié)構(gòu) 中央處理器 ALU部件 按功能不同分為如下三個子部件： (1)定點運算，包括整數(shù)計算和有效地址的計算； (2)浮點運算； (3)可變長運算，包括十進制算 術(shù)運算和字符串 操作。 為了存放地址和數(shù)據(jù)，使用了兩組獨立的可編址 寄存器， 16個通過寄存器用來存放操作數(shù)和運算結(jié) 果，并且也可用作變址寄存器。 4個浮點寄存器用于 浮點運算。數(shù)據(jù)寄存器 DR、地址寄存器 AR、指令寄存 器 IR 中央處理器 程序狀態(tài)字 PSW(實際上為兩個字 )存放在專用寄 存器中，它指明程序運行的狀態(tài)，可用于 CPU響應(yīng)的 中斷情況及指明下一條執(zhí)行指令的地址， PSW主要是 為處理中斷而使用的。 CPU通過將現(xiàn)行的 PSW存入主存 儲器，并取出新的 PSW的方式來響應(yīng)中斷。新的 PSW指 出為處理中斷而應(yīng)執(zhí)行的程序。一旦該程序執(zhí)行完 畢， CPU可從主存儲器取回老的 PSW，再繼續(xù)執(zhí)行原來 被中斷了的程序。 中央處理器 在 370系統(tǒng)中，任何時刻 CPU都只能處于幾種控制狀態(tài)中的 一種。當(dāng)它在執(zhí)行操作系統(tǒng)的一段程序時，操作系統(tǒng)明確地控 制著 CPU，這時我們說 CPU處于 管理 狀態(tài) (簡稱管態(tài) )。某些指令 只允許在這個狀態(tài)下執(zhí)行。當(dāng) CPU在執(zhí)行用戶程序時，則認為 處于正常的 解題 狀態(tài) (簡稱目態(tài) )。 CPU在任何時刻的狀態(tài)都是 由它的 PSW 為了進行存儲保護， PSW寄存器還包含一個存儲鍵。主存 儲器按每 2K字節(jié)分成若干塊，每塊 都 配置一個存儲鍵。存儲 鍵規(guī)定了可允許存取的類別，如只允許讀、可讀可寫、不可讀 寫等。 對每塊中的信息，只有當(dāng)該塊的存儲鍵與 PSW寄存器中 的現(xiàn)行鍵相符時，才可以進行存取操作 Intel 80486 CPU 中央處理器 1. 486 CPU的特點 Intel 80486是 32位的 CPU，內(nèi)部結(jié)構(gòu)見教材 P190圖 。 其 主要特點 (1)通過采用流水技術(shù)，以及微程序控制和硬布線邏輯控制相結(jié)合的方式，進一步縮短可變長指令的譯碼時間，達到基本指令可以在一個時鐘 (CPU) (2)486芯片內(nèi)部包含一個 8KB的內(nèi)部 cache，為頻繁訪問的指令和數(shù)據(jù)提供快速的內(nèi)部存儲，從而使系統(tǒng)總線有更多的時間用 (3)486芯片內(nèi)部包含了增強性 80387協(xié)處理器，稱為浮點運算部件 (FPU)。由于 FPU功能擴充 ，且放在 CPU內(nèi)部，使引線縮短，故速度比 80387提高了 3—5 中央處理器 (4)486 CPU的內(nèi)部數(shù)據(jù)總線寬度為 64位，這也 是它縮短指令周期的一個原因。而外部數(shù)據(jù)總線的寬度 (5)地址信號線擴充到 32位，可以處理 4GB的物理 存儲空間。如果利用虛擬存儲器，其存儲空間達 64TB （ 246B）。 (6)486 CPU采用單倍的時鐘頻率，而在 CLK端加 入的時鐘頻率，就是它內(nèi)部 CPU的時鐘頻率， 因此大 中央處理器 2. 486 CPU 486的內(nèi)部結(jié)構(gòu)包含如下九個功能部件 ： 總線接口部件、小容量 cache、指令預(yù)取部件、指 令譯碼器、段管理部件、頁管理部件、定點運算部件 ALU、浮點運算部件 FPU及操作控制部件。 總線接口部件 主要用來產(chǎn)生訪問外部存儲器和 I/O 段管理部件 用來把指令指定的邏輯地址 (程序中指 定的虛擬地址 )變成線性地址。 頁管理部件 的功能是把線性地址換算成物理地址。 中央處理器 指令預(yù)取部件 中包含了 32字節(jié)的預(yù)取隊列寄存器， 可以存放多條指令，因而是一種流水線結(jié)構(gòu)。 ALU中包含了通用寄存器組以及各種算術(shù)邏輯運算 操作。 FPU則完成浮點數(shù)運算、二進制整數(shù)運算、十進 操作控制部件 采用微程序控制和硬布線控制相結(jié) 合的方式，因而較好地發(fā)揮了效率。 流水 CPU 并行處理技術(shù) 流水 CPU的結(jié)構(gòu) 流水線中的主要問題 pentium CPU 中央處理器 并行處理技術(shù) 中央處理器 并行性 包含兩種含義 ： 同時性： 指兩個以上事件在 同一時刻 發(fā)生； 并發(fā)性： 指兩個以上事件在 同一時間間隔內(nèi) 發(fā) 生。（例如：在一個 CPU周期內(nèi)發(fā)出的各種微命令 信號等） 計算機的并行處理技術(shù)概括起來主要有以下三 種形式： 中央處理器 時間并行指 時間重疊 ，在并行性概念中引入時 間因素，讓多個處理過程在時間上相互錯開，輪流 重疊地使用同一套硬件設(shè)備的各個部分，以加快硬 時間并行性概念的實現(xiàn)方式就是采用 流水處理部 件 。這是一種非常經(jīng)濟而實用的并行技術(shù)，能保證 計算機系統(tǒng)具有較高的性能價格比。目前的高性能 微型機幾乎無一例外地使用了流水技術(shù)。 中央處理器 空間并行指 資源重復(fù) ，在并行性概念中引入空 間因素，以 “ 增加資源數(shù)量（超標量） ” 的方法，來 大幅度提高計算機的處理速度。大規(guī)模和超大規(guī)模 集成電路的迅速發(fā)展，為空間并行技術(shù)帶來了巨大 生機，因而成為目前實現(xiàn)并行處理的一個主要途 徑。 空間并行技術(shù)主要體現(xiàn)在多處理器系統(tǒng)和多計 算機系統(tǒng)。但是目前在單處理器系統(tǒng)中也得到了廣 +空間并行 中央處理器 指時間重疊和資源重復(fù)的綜合應(yīng)用 ，既采用時 間并行性又采用空間并行性。顯然，第三種并行技 術(shù)帶來的高速效益是最好的。（如后面將提到的超 標量流水 CPU的設(shè)計等） 流水 CPU的結(jié)構(gòu) 中央處理器 1. 現(xiàn)代流水計算機的系統(tǒng)組成原理如下圖所示。 其中 CPU按流水線方式組織，通常由三部分組成： 指令部件、指令隊列、執(zhí)行部件 。這三個功能部件 可以組成一個 3級流水線。 圖 流水計算機系統(tǒng)組成原理示意圖 中央處理器 為了使存儲器的存取時間能與流水線的其他各過程 段的速度相匹配，一般都采用 多體交叉存器 。 執(zhí)行段的速度匹配問題 ：通常采用并行的運算 部件以及部件流水線的工作方式來解決。方法包括： (1)將執(zhí)行部件分為定點執(zhí)行部件和浮點執(zhí)行部件兩 個可并行執(zhí)行的部分， 分別處理定點運算指令和浮點運 算指令； (2)在浮點執(zhí)行部件中，又有浮點加法部件和浮點乘 /除部件，它們也可以同時執(zhí)行不同的指令； (3)浮點運算部件都以流水線方式工作。 2. 流水 CPU的時空圖 中央處理器 計算機的流水處理過程非常類似于工廠中的流水 裝配線。為了實現(xiàn)流水，首先把輸入的任務(wù) (或過程 )分 割為一系列子任務(wù)，并使各子任務(wù)能在流水線的各個階 段并發(fā)地執(zhí)行。當(dāng)任務(wù)連續(xù)不斷地輸入流水線時，在流 水線的輸出端便連續(xù)不斷地吐出執(zhí)行結(jié)果，從而實現(xiàn)了 子任務(wù)級的并行性。 下面通過 時空圖 來證明這明這個結(jié)論。 圖 (a)表示流水 CPU中一個指令周期的任務(wù)分解。 中央處理器 IF：取指令 假設(shè)指令周期包含以下四個子過程： ID：指令譯碼 EX：執(zhí)行運算 WB：結(jié)果寫回 圖 (b)表示非流水計算機的時空圖。 中央處理器 對于非流水計算機來說，上一條指令的四個子過程全部執(zhí)行完畢后才能開始下一條指令。因此，每個四個機器周期才有一個輸出結(jié)果 圖 (c)表示流水計算機的時空圖。 中央處理器 對流水計算機來說，上一條指令與下一條指令的 四個子過程在時間上可以重疊執(zhí)行。因此，當(dāng)流水線滿載時，每一個時鐘周期就可以輸出一個結(jié)果。 同樣式 8個單位的時間，非流水計算機執(zhí)行了兩條指令，而流水計算機則執(zhí)行了 5條指令。 中央處理器 圖 (d)表示超標量流水計算機的時空圖。 標量是指單個量，向量是指一組標量。 標量流水計算機：流水計算機只有一條指令流水線。 超標量流水計算機：流水計算機具有兩條以上的指令流水線。 圖中當(dāng)流水線滿載時，每一個單位可以執(zhí)行 2條指令。顯然，超標量流水計算機是時間并行技術(shù)和空間并行技術(shù)的綜合應(yīng)用。 CAI演示 由上圖及 CAI演示可見： 在八個單位時間內(nèi)，非 流水 CPU僅可執(zhí)行 2條指令；而流水 CPU執(zhí)行了 5條指令 。 超標量流水 CPU則執(zhí)行了 10條指令 。 因此，流水 CPU顯 然具有更強大的數(shù)據(jù)吞吐能力。 3. 流水線分類 中央處理器 指令流水線 指指令處理步驟的并行。將指令流的處理過程 劃分為取指令、譯碼、執(zhí)行、寫回等幾個并行處理的過程段。目 前，幾乎所有的高性能計算機都采用了指令流水線。 算術(shù)流水線 指運算操作步驟的并行。如流水加法器、流水 乘法器、流水除法等。 現(xiàn)代計