fpga詳細(xì)教程基于ise52的輸入方法-資料下載頁(yè)
2025-05-01 23:36本頁(yè)面
【正文】 PortPolarity(端口方向?qū)傩?)的Value中設(shè)定端口的方向。單擊 OK完成端口屬性的設(shè)定。用同樣的方法完成所有端口名稱(chēng)的設(shè)定，設(shè)定好的端口如下圖所示。 錯(cuò)誤報(bào)告對(duì)話框 ECS還可以進(jìn)行原理圖檢測(cè)，我們只需要點(diǎn)擊工具欄上的 或者選擇 Tools ? Check Schematic， ECS便自動(dòng)對(duì)畫(huà)好的原理圖進(jìn)行檢測(cè)，檢測(cè)完畢跳出錯(cuò)誤報(bào)告。如右圖所示。報(bào)告顯示沒(méi)有發(fā)現(xiàn)錯(cuò)誤。 原理圖檢測(cè) 將做好的半加器“封裝”起來(lái)，形成自己的原理圖符號(hào)。選擇 Tools ? Symbol Wizard， 然后 Pin Name Source（引腳名來(lái)源）選擇 Using schematic（使用原理圖中的）， Shape（形狀）選項(xiàng)中選擇 Rectangle（矩形）如圖所示。 原理圖符號(hào)的制作 符號(hào)制作向?qū)? 生成的半加器原理圖符號(hào) 關(guān)閉了當(dāng)前窗口后在原先的 Symbols選項(xiàng)欄中的Categories窗口中多了我們自己定義的半加器。在Symbols窗口中單擊 half_add 便可以把自己定義的半加器放置到工作區(qū)中，像其他原理圖符號(hào)一樣在設(shè)計(jì)中使用，如圖所示。 自己定義的半加器原理圖符號(hào) 原理圖輸入在 FPGA的設(shè)計(jì)當(dāng)中主要用于頂層的映射，設(shè)計(jì)直觀，易于理解。
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1