基于fpga的dds設(shè)計(jì)-資料下載頁(yè)
2025-06-27 17:41本頁(yè)面
【正文】 能是通過(guò)傳送過(guò)來(lái)的地址，查找地址所對(duì)應(yīng)的數(shù)據(jù)，并將數(shù)據(jù)輸出。生成的模塊端口：地址輸入端口（接相位累加模塊傳送過(guò)來(lái)的地址，13位），時(shí)鐘輸入端口（接分頻后的5MHz時(shí)鐘），數(shù)據(jù)輸出端口（8位）。名稱方向電平位寬功能clkinput1分頻后時(shí)鐘（5MHz）addressinput13尋址地址qoutput8sin波形數(shù)據(jù)實(shí)驗(yàn)結(jié)果及分析：板子下載： 將數(shù)字輸出接到DA轉(zhuǎn)換芯片的8個(gè)輸入腳，用示波器檢測(cè)DA的模擬輸出信號(hào)。改變頻率控制字和相位控制字（由于濾波器原因，改變相位控制字沒(méi)有實(shí)際效果），觀察波形的改變。頻率控制字為0頻率控制字為128理論值：q=(128/16384)500k=（500k為分頻后的時(shí)鐘）頻率控制字為64理論值：q=(64/16384)500k=頻率控制字為32理論值：q=(32/16384)500k=頻率控制字為16理論值：q=(16/16384)500k=頻率控制字為8理論值：q=(8/16384)500k=頻率控制字為4理論值：q=(4/16384)500k=頻率控制字為1理論值：q=(1/16384)500k=總結(jié)：效果還不是很好，有點(diǎn)失真。實(shí)際數(shù)據(jù)與理論有點(diǎn)偏差而且頻率大偏差也有所增加，但是頻率越高波形效果越好。由于沒(méi)有濾波器，毛刺問(wèn)題沒(méi)有得到很好的解決。五．綜合布局布線頂層模塊“DDS”:地址累加器：ROM：綜合布線：注：其實(shí)實(shí)驗(yàn)最后得到的效果比上面的波形好些，只是當(dāng)時(shí)找不到小容量U盤所以沒(méi)有把波形存下來(lái)。
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1