基于fpga和avr單片機(jī)的dds信號(hào)發(fā)生器-資料下載頁(yè)
2025-06-26 15:03本頁(yè)面
【正文】 PHASE_WIDTH3 downto 0)), PHASE_WIDTH2)。 ampl_o = lut_out_delay when quadrant_3_or_4_2delay = 39。039。 else lut_out_inv_delay。 process (clk_i, rst_i) begin if rst_i = 39。139。 then ftw_accu = (others = 39。039。)。 phase = (others = 39。039。)。 elsif clk_i39。event and clk_i = 39。139。 then ftw_accu = conv_std_logic_vector(conv_integer(ftw_accu) + conv_integer(ftw_i), ftw_width)。 phase = conv_std_logic_vector(conv_integer(ftw_accu(ftw_width1 downto ftw_widthPHASE_WIDTH)) + conv_integer(phase_i), PHASE_WIDTH)。 if quadrant_2_or_4 = 39。139。 and phase(PHASE_WIDTH 3 downto 0) = conv_std_logic_vector (0, PHASE_WIDTH 2) then lut_out = conv_std_logic_vector(2**(AMPL_WIDTH 1) 1, AMPL_WIDTH)。 else lut_out = sine_lut(conv_integer(lut_in))。 end if。 quadrant_3_or_4_delay = quadrant_3_or_4。 quadrant_3_or_4_2delay = quadrant_3_or_4_delay。 lut_out_inv_delay = conv_std_logic_vector(1*conv_integer(lut_out), AMPL_WIDTH)。 lut_out_delay = lut_out。 end if。 end process。end dds_synthesizer_a
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1