ttl與cmos的邏輯準(zhǔn)位-資料下載頁(yè)
2025-08-26 16:56本頁(yè)面
【導(dǎo)讀】某TTL輸入端測(cè)量電壓為，請(qǐng)問這是屬于邏輯「0」還是邏輯「1」？是邏輯「0」，此電壓意味著送出的組件故障或電路設(shè)計(jì)錯(cuò)誤。加上噪聲的為還在VIL的判斷之內(nèi)。同理，TTL輸出VOH到另一。個(gè)TTL時(shí)同樣可以忍受的噪聲干擾，因?yàn)閂OH-VIH==。==，而VOL約為0V，VIL為VDD=，VIL-VOL==，噪聲容忍電壓大多了。
【正文】 VIL VOL ==，故 CMOS 在電源 VDD =5V 時(shí)的噪聲容忍電壓為 ，我們發(fā)現(xiàn) CMOS 比 TTL 的噪聲容忍電壓大多了。 噪聲容忍電壓的計(jì)算為 VOH VIH 或 VILVOL 較小者 TTL 與 CMOS 的噪聲容忍電壓比較 IC 種類 噪聲容忍電壓 比較條件 TTL 電源為 5V CMOS 電源為 5V
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1