【總結(jié)】一、設(shè)計(jì)要求............................................................................................................1二、設(shè)計(jì)原理及框圖....................................................................
2025-06-06 15:35
【總結(jié)】基于VHDL的HDB3編譯碼器的設(shè)計(jì)專業(yè):通信工程班級:姓名:
2024-11-07 20:32
【總結(jié)】課程設(shè)計(jì)任務(wù)書學(xué)生姓名:專業(yè)班級:電子科學(xué)與技術(shù)0602班指導(dǎo)教師:工作單位:信息工程學(xué)院題目:基于MATLAB的時序邏輯電路設(shè)計(jì)與仿真
2024-11-07 22:44
【總結(jié)】通信工程專業(yè)《通信仿真綜合實(shí)踐》研究報告基于MATLAB的PCM仿真設(shè)計(jì)學(xué)生姓名:學(xué)生學(xué)號:指導(dǎo)教師:所在學(xué)院:專業(yè)班級:信息技術(shù)學(xué)院課程設(shè)計(jì)任務(wù)書
2024-11-07 22:30
【總結(jié)】摘要I摘要隨著電子產(chǎn)品向智能化和微型化的不斷發(fā)展,EDA技術(shù)作為現(xiàn)代電子設(shè)計(jì)最新技術(shù)的結(jié)晶,給電子系統(tǒng)的設(shè)計(jì)帶來了革命性的變化。本論文設(shè)計(jì)一種基于VHDL的電子密碼鎖系統(tǒng),該系統(tǒng)具有軟硬件設(shè)計(jì)簡單、易于開發(fā)、成本低、安全可靠、操作方便等特點(diǎn),可作為產(chǎn)品進(jìn)行開發(fā),應(yīng)用于住宅,辦公室的保險箱及檔案等需要防盜的場所,有較強(qiáng)的實(shí)用性。本系統(tǒng)由Qua
2024-11-10 09:26
【總結(jié)】學(xué)號編號研究類型應(yīng)用研究分類號TQ312學(xué)士學(xué)位論文(設(shè)計(jì))Bachelor’sThesis論文題目基于VHDL數(shù)字頻率計(jì)的設(shè)計(jì)與仿真作者姓名指導(dǎo)教師所在院系專業(yè)名稱電氣工程及其自動化完成時間2020年5月20日湖北師范學(xué)院
2024-11-10 09:29
【總結(jié)】目錄一、緒論...........................................................................21、SystemView簡介.......................................................................22、系統(tǒng)視窗及其圖標(biāo)定義
2025-08-24 18:59
【總結(jié)】南華大學(xué)核科學(xué)技術(shù)學(xué)院2010級課程設(shè)計(jì)(報告)核工程與核技術(shù)課程設(shè)計(jì)(報告)題目基于MCNP的輻射屏蔽仿真與計(jì)算學(xué)院名稱核科學(xué)技術(shù)學(xué)院指導(dǎo)教師職稱講師班級
2025-06-24 04:44
【總結(jié)】基于VHDL語言信號發(fā)生器的設(shè)計(jì)1、設(shè)計(jì)目的1)掌握使用EDA工具設(shè)計(jì)信號發(fā)生器系統(tǒng)的設(shè)計(jì)思路和設(shè)計(jì)方法,體會使用EDA綜合過程中電路設(shè)計(jì)方法和設(shè)計(jì)思路的不同,理解層次化設(shè)計(jì)理念。2)熟悉在QuartusII環(huán)境中,用文本輸入方式與原理圖輸入方式完成電路的設(shè)計(jì),同時掌握使用這兩種方式相結(jié)合的EDA設(shè)計(jì)思路。3)通過這一部分的學(xué)習(xí),對VHDL語言的設(shè)計(jì)方法進(jìn)
2025-06-27 18:56
【總結(jié)】2020--2020學(xué)年第一學(xué)期物電學(xué)院期末考試卷《EDA技術(shù)及應(yīng)用》學(xué)號:202072020240姓名:班級:2020級電子(2)班成績:評語:(考試題目及要求)1.設(shè)計(jì)一個數(shù)字時鐘,
2024-10-31 09:55
【總結(jié)】基于VHDL語言信號發(fā)生器的設(shè)計(jì)1、設(shè)計(jì)目的1)掌握使用EDA工具設(shè)計(jì)信號發(fā)生器系統(tǒng)的設(shè)計(jì)思路和設(shè)計(jì)方法,體會使用EDA綜合過程中電路設(shè)計(jì)方法和設(shè)計(jì)思路的不同,理解層次化設(shè)計(jì)理念。2)熟悉在QuartusII環(huán)境中,用文本輸入方式與原理圖輸入方式完成電路的設(shè)計(jì),同時掌握使用這兩種方式相結(jié)合的EDA設(shè)計(jì)思路。3)通過這一部分的學(xué)習(xí),對VHDL語言的設(shè)計(jì)方法進(jìn)行進(jìn)
2025-01-16 14:01
【總結(jié)】課程設(shè)計(jì)學(xué)生日志時間設(shè)計(jì)內(nèi)容2011-6-28查閱關(guān)于M-QAM的相關(guān)資料以及與matlab的仿真原理2011-6-29設(shè)計(jì)總體方案2011-6-30用matlab對方案進(jìn)行編程2011-7-1調(diào)試程序,并檢查錯誤2011-7-2著手開始寫設(shè)計(jì)報告2011-7-3完善設(shè)計(jì)報告2011-7
2025-08-11 07:35
【總結(jié)】基于VHDL語言信號發(fā)生器的設(shè)計(jì)1、設(shè)計(jì)目的1)掌握使用EDA工具設(shè)計(jì)信號發(fā)生器系統(tǒng)的設(shè)計(jì)思路和設(shè)計(jì)方法,體會使用EDA綜合過程中電路設(shè)計(jì)方法和設(shè)計(jì)思路的不同,理解層次化設(shè)計(jì)理念。2)熟悉在QuartusII環(huán)境中,用文本輸入方式與原理圖輸入方式完成電路的設(shè)計(jì),同時掌握使用這兩種方式相結(jié)合的EDA設(shè)計(jì)思路。
2025-06-03 09:16
【總結(jié)】目錄一、課題內(nèi)容二、設(shè)計(jì)目的三、設(shè)計(jì)要求四、實(shí)驗(yàn)條件五、系統(tǒng)設(shè)計(jì)1、通信系統(tǒng)的原理2.所設(shè)計(jì)子系統(tǒng)的原理六、詳細(xì)設(shè)計(jì)與編碼1.設(shè)計(jì)方案 2.編程工具的選擇3.編碼與測試 4.運(yùn)行結(jié)果及分析七、設(shè)計(jì)心得 八、參考文獻(xiàn)……………………………….……………….22一、課題內(nèi)容本課題是基于MATLAB的通信
2025-06-24 02:46
【總結(jié)】《基于MATLAB的FSK調(diào)制解調(diào)系統(tǒng)基帶仿真》第18頁共18頁基于MATLAB的FSK調(diào)制解調(diào)系統(tǒng)基帶仿真學(xué)生姓名:指導(dǎo)老師:摘要本課程設(shè)計(jì)利用MATLAB集成環(huán)境下的M文件,編寫程序來實(shí)現(xiàn)FSK的調(diào)制解調(diào),并繪制出解調(diào)前后的時域和頻域波形及疊加噪聲時解調(diào)前后的時頻波形,并觀察解調(diào)前后頻譜有何變化以加深對FSK
2025-08-11 12:01