【導(dǎo)讀】基于FPGA的自動(dòng)打鈴器的設(shè)計(jì)。學(xué)院電子工程學(xué)院。專業(yè)電子信息工程。自動(dòng)打鈴器為學(xué)校上下課時(shí)間的準(zhǔn)確控制提供了很大的便利,并且在工廠、辦公。室等場合也起到了提醒人們時(shí)間的作用,因此打鈴器的設(shè)計(jì)有一定的實(shí)用意義。本設(shè)計(jì)的學(xué)校打鈴器采用基于現(xiàn)場可編程門陣列的方法,底層模塊采用。硬件描述語言設(shè)計(jì),不僅能對(duì)時(shí)、分、秒正常計(jì)時(shí)和顯示