freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

大規(guī)模數(shù)字邏輯課程設(shè)計(jì)---交通燈設(shè)計(jì)-其他專業(yè)-資料下載頁(yè)

2025-01-19 10:29本頁(yè)面

【導(dǎo)讀】2.系統(tǒng)邏輯設(shè)計(jì):··········································································4

  

【正文】 0。 green1=139。b0。 yellow1=139。b1。 red2=139。b1。 green2=139。b0。 yellow2=139。b0。 nxstate=st2。 end st2:begin//S2:南北紅 (10 秒 ),東西綠 (10 秒 ) red1=139。b1。 green1=139。b0。 yellow1=139。b0。 red2=139。b0。 green2=139。b1。 yellow2=139。b0。 nxstate=st3。 end st3:begin //S3:南北紅 (5 秒 ),東西黃 (5 秒 ) red1=139。b1。 green1=139。b0。 yellow1=139。b0。 red2=139。b0。 green2=139。b0。 7 yellow2=139。b1。 nxstate=st0。 end endcase endmodule : 將 MODUL_SEL撥碼開(kāi)關(guān)組合為 1,2,8 撥上 3,4,5,6,7 撥下 ,是數(shù)碼管顯 示為 C1. ① 建立工程 ,對(duì)建立的工程命名、文件命名,選擇相應(yīng)的芯片及配置,然后在打開(kāi)的工程下建立 VerilogHDL語(yǔ)言編寫(xiě)的文件:文件名分別是 traffic、 clk_div,將這兩個(gè)文件同時(shí)加入此工程內(nèi)。 ② 將相應(yīng)的文件轉(zhuǎn)換為符號(hào)文件,并創(chuàng)建一個(gè) block,生成電路原理圖,然后將此文件保存到當(dāng)前工程下,并將文件名命名為 Block,然后將其設(shè)置為頂層實(shí)體。 ③ 將步驟 2 中生成的 Block文件先進(jìn)行綜合,待綜合無(wú)誤之后進(jìn)行管腳分配,之后進(jìn)行全編譯生成我們需要下載到開(kāi)發(fā)板上的 sof 文件,然后加入下載界面,選擇相應(yīng)的設(shè)置 ,且在 JTAG 模式下,然后下載該 sof 文件來(lái)觀察開(kāi)發(fā)板上LED 的變化現(xiàn)象。 5. 實(shí)驗(yàn)原理圖: 8 從圖中可以看出開(kāi)發(fā)板的系統(tǒng)時(shí)鐘在經(jīng)過(guò)預(yù)分頻后會(huì)由 50MHZ分頻到我們所需要的 1HZ,然后在時(shí)鐘的控制下,信號(hào)燈會(huì)一次按照指定的順序來(lái)亮或者滅,從而達(dá)到信號(hào)燈的循環(huán)控制。 設(shè)計(jì)端口 芯片引腳 開(kāi)發(fā)平臺(tái)模塊 EP2C35F484C7 clk_in PIN_L1 red1 PIN_Y13 LED0 yellow1 PIN_U14 LED1 green1 PIN_W16 LED2 red2 PIN_AA16 LED3 yellow2 PIN_AA17 LED4 green2 PIN_V14 LED5 reset PIN_U22 : ( 1)根據(jù) traffic 文件代碼創(chuàng)建符號(hào)文件: 9 ( 2)根據(jù) clk_div 文件代碼創(chuàng)建符號(hào)文件: ( 3)綜合時(shí)顯示框 ( 4)全編譯時(shí)顯示框 ( 5)下載文件的界面: 10 通過(guò)這次的課程設(shè)計(jì),使我對(duì)一些基礎(chǔ)知識(shí)進(jìn)一步的理解,熟練了軟件 Qutars 中的一些基本操作,并且對(duì) 一個(gè)設(shè)計(jì)實(shí)例中的整個(gè)運(yùn)作流程有所了解,知道了每個(gè)操作步驟的具體作用,這樣可以是自己避免一些常規(guī)的錯(cuò)誤。在此編寫(xiě)控制信號(hào)的代碼時(shí)候,其中有些語(yǔ)法知識(shí)需要認(rèn)真理解,當(dāng)編譯代碼時(shí)候發(fā)生錯(cuò)誤時(shí)需要一步一步地來(lái)進(jìn)行調(diào)試,只有這樣才能夠得到我們所需要的理想值。 《 VerilogHDL綜合實(shí)用教程》 著 孫海平 譯 清華大學(xué)出版社 2021. 1
點(diǎn)擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1